[lock 0]

Накидал схемку, интересует программирование с LPT в таком включении?

В бордах от Xilinx стоят последовательно на JTAG 100-омные резисторы,

конфигурационные выводы M0, М1, М2, PROG подтянуты к питанию.

Documents.rar

Изменено 3 января, 2008 пользователем lock

[AndruB 0]

1) К сожалению работал только с Альтерой, но там рекомендуется сигналы JTAG подтягивать через резистор к питанию, а (если память не подводит) TDI к земле.

2) А какова задержка на м\сх преобразователей уровней ?

[lock 0]

Собрал, немного помучился.

Оказалось слишком длинный кабель ~1м.

укоротил до 50см не всегда в iMPACT проходит тест JTAG-а на 100 000 считываний.

Укоротил до 20см проходит тест до 500 000.

1) В Boundary Scan резисторы не нужны.

2) Задержка в SN74CBTD16211 0.25ns.

 

Все заработало всем спасибо.

[rloc 56]

2) Задержка в SN74CBTD16211 0.25ns.

 

Если нетрудно, ответьте на 2 вопроса:

1) Почему не использовали sn74cb3t16211, как более современную и с жестким ограничением по напряжению? Интересно как вообще все работает если микросхема SN74CBTD16211 (VCC = 4.5-5.5В) у вас питается от 3.3В?

2) Что помешало использовать FPGA из серии S3A/S3E?

[lock 0]

1) CBTD проверил с генератором (VCC 3В) все работает.

Да и превезли их быстро вместе с IDTQS3861.

2) Да у нас все в сроки и цену упирается, сошлись на S2E (в серии).