[BSV 0]

Столкнулся с проблемой - в цепочке несколько микросхем (Спартан 2е) первая - Master Serial, остальные - Slave Serial, ПЗУ - 18v0X. Все камни загружаются вроде правильно (ридбэк не пробовал, но DONE взводится). Суть - одна или несколько микросхем в случайных комбинациях (если подряд несколько раз перегружать конфигурацию) не переходят в режим работы - контакты остаются в высокоимпедансном состоянии. Но иногда все стартует (и дальше работает) правильно. Я уже видел подобную штуку - но там не стартовала (никогда) только одна микросхема - первая (хотя управляла загрузкой остальных правильно). Вопрос решился заменой микросхемы.

 

Может, посоветуете что полезное. :(

[3.14 0]

Очень странно, JTAG пины в воздухе не болтаются?

[BSV 0]

Очень странно, JTAG пины в воздухе не болтаются?

<{POST_SNAPBACK}>

 

Не исключено, завтра уточню. А как это может повлиять на загрузку?

 

Собственно, JTAG - цепочка выглядит точно так же, как и цепочка загрузки, только в ее начале ПЗУхи висят. Сегодня сделал verify FPGA - совпадает только одна микросхема - последняя (при загрузке из ПЗУ), DONE взводится. Если грузить конфигурацию через JTAG, то все программируется и проверяется правильно. Опции разрешения ридбэка и программирования при генерации битстримов включены.

[papasha 0]

<Не исключено, завтра уточню. А как это может повлиять на загрузку? >

 

Очень сильно - вплоть до разогрева м\сх с летальным исходом. Один разок на это попал. Правда в другом режиме загрузки и с ХС4010. Так что за JTAG концами следить надо.

[3.14 0]

Не исключено, завтра уточню. А как это может повлиять на загрузку?

 

Собственно, JTAG - цепочка выглядит точно так же, как и цепочка загрузки, только в ее начале ПЗУхи висят.

<{POST_SNAPBACK}>

При конфигурировании, пины переходят в третье состояние. Шум на ногах JTAG может ввести устройство в режм конфигурирования. Хотя вероятность это вроде как мизерна, но мы как то именно с этим и столкнулись.

Но раз у Вас JTAG цепи заведены, все должно быть нормально, хотя не лишним будет проверить уровень наводок и шум по земле.

 

Сегодня сделал verify FPGA - совпадает только одна микросхема - последняя (при загрузке из ПЗУ), DONE взводится. Если грузить конфигурацию через JTAG, то все программируется и проверяется правильно. Опции разрешения ридбэка и программирования при генерации битстримов включены.

<{POST_SNAPBACK}>

Если б контрольные суммы не совпадали, done не загорался бы (ну Вы и сами знаете).

Перепроверьте галки DRIVE DONE PIN HIGH (если у Вас Xilinx), она должна быть только у последней в цепи. Иначе возможно, что первая загрузится и подтянет к питанию done, несмотря на конфликт, уровень может быть достаточный для остановки конфигурации.

[BSV 0]

Спасибо всем! Проблема вроде решилась - изменили частоту загрузки (было 13 МГц - стало 4) и все стало запускаться, хотя осадок остался :-(. Дело в том, что эта часть проекта делалась не мной, а я выступал в роли тупой обезьяны, которая заливает - смотрит и т.д. и к сожалению не имею возможности посмотреть какие там стояли галки при генерации битстримов.

 

Однако, хотелось бы больше не наступать на подобные грабли. Поэтому вопрос - а как бороться с шумами на управляющих контактах JTAG в случае их возникновения?

[3.14 0]

Проблема вроде решилась - изменили частоту загрузки (было 13 МГц - стало 4) и все стало запускаться

<{POST_SNAPBACK}>

Сие вестник не хорошего :(

С точки зрения SI анализа, без разницы, 4 или 40 МГц. Интерференционная картина зависит только от расстояния и буферов. В Вашем случае, похоже проявляется какой то паразитный фактор, скорее всего это "плохая" земля.

 

Поэтому вопрос - а как бороться с шумами на управляющих контактах JTAG в случае их возникновения?

<{POST_SNAPBACK}>

Понятия SI Вам помогут.

А "тупые" рекомендации только общие.

Линии по короче, тактовые вести по ближе к земляным полигонам (излучение и наводка меньше).

[fake 0]

Спасибо всем! Проблема вроде решилась - изменили частоту загрузки (было 13 МГц - стало 4) и все стало запускаться, хотя осадок остался :-(. Дело в том, что эта часть проекта делалась не мной, а я выступал в роли тупой обезьяны, которая заливает - смотрит и т.д. и к сожалению не имею возможности посмотреть какие там стояли галки при генерации битстримов.

<{POST_SNAPBACK}>

Для serial больше 10 Мгц нельзя в принципе. А для безлючности лучше 1 МГц.

[BSV 0]

Для serial больше 10 Мгц нельзя в принципе. А для безлючности лучше 1 МГц.

<{POST_SNAPBACK}>

 

Это где же про такое написано? Если верить документации и реально наблюдаемым диаграммам на Спартан-2Е, то загрузка в режиме "мастер сериал" начинается на 2МГц, а после чтения заголовка бит-файла первой микросхемы в цепочке переключается на частоту, указанную при его генерации - от 4 до кажется около 30МГц (максимум, поддерживаемый ПЗУ).

 

Как по-вашему 1МГц сделать? Как говорится, читайте мануал!!!

 

Еще раз замечу - конфигурация грузится!!! DONE - взводится!!! А ноги микросхемы - в третьем состоянии. Вероятно, ей чем-то STARTUP-sequence не нравится, но поиграться возможности, да и желания нет.

[3.14 0]

Для serial больше 10 Мгц нельзя в принципе. А для безлючности лучше 1 МГц.

Ну сейчас на говорите ;), у меня и на 60МГц нормально грузится.