[west 0]

Не знаю, не знаю... SPI интерфейс синхронный, и ничто не мешает вам сделать длинную паузу между соседними байтами. Длительность паузы может быть сколь угодно большой, на мой взгляд. По крайней мере, я не вижу принципиальной разницы в паузе 50 нс и 5 с для синхронного интерфейса, он все равно без тактового сигнала принимать ничего не будет. Другое дело, если во внутреннем загрузчике ограничена длительность ожидания данных, но это выглядит маловероятным. По крайней мере у других процев данного семейство такого не замечано, загрузчик ждет данные часами.

[npu3pak13 0]

Пока сделали так - в ПЛИС размещун 52байтный загрузчик, который разрешает сигнал ARDY, а уже им пока тормозим побайтную загрузку..

[prig 0]

Пока сделали так - в ПЛИС размещун 52байтный загрузчик, который разрешает сигнал ARDY, а уже им пока тормозим побайтную загрузку..

Тормозить процессор - способ известный, но не вполне корректный (зависит от структуры файла, теоретически, при обновлении ПО можно поиметь проблему). Для силикона 0.5 можно попробовать штатный метод: BMODE1–0 = 10 Boot from SPI host slave mode (см. Data Sheet Rev. C,12/2007). Получится проще и надежней. А ограничения снизу на частоту "клока" SPI - чистая мистика (см. тот же документ).

[sysel 0]

Мне видится ещё один вариант:

 

Используя вход процессора "BYPASS" обходим внутренний PLL, таким образом процессор тактируется по входу CLKIN, котороый можно самим генерировать с нужной частотой.