pole 0 28 ноября, 2007 Опубликовано 28 ноября, 2007 · Жалоба Здравствуйте! Имеется следующая задача. Необходимо оцифровывать одновременно 14 аналоговых каналов на частоте 60 МГц 12 разрядов. Далее этот поток данных должен поступать в ПЛИС для последующей обработки. Предполагается по каждому каналу делать БПФ. Я пока думаю использовать следующие микросхемы: АЦП - 2 x AD9222-65; тактироваться АЦП будут с помощью микросхемы ADF4001 плюс внешний VCO, на вход ADF4001 подается 10 МГц; В виду того, что АЦП имеет последовательный выход и данные будут идти со скоростью 720 Мбит/с предполагается, в качестве ПЛИС использовать либо Virtex 2, либо Cyclon 3. Возникает вопрос насколько сложна будет трассировка данного участка и имеет ли смысл ставить к примеру АЦП с параллельным выходом. Либо может быть у кого нибудь есть свое виденье решения поставленной задачи. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
oval 0 28 ноября, 2007 Опубликовано 28 ноября, 2007 · Жалоба В виду того, что АЦП имеет последовательный выход и данные будут идти со скоростью 720 Мбит/с предполагается, в качестве ПЛИС использовать либо Virtex 2, либо Cyclon 3. Что касается ПЛИС, то если рассматривать Xilinx и Altera, семейства ПЛИС соотносятся примерно следующим образом: Xilinx Virtex 2 = Altera Stratix II Xilinx Spartan 3 = Altera Cyclon III то есть серии Virtex и Cyclone занимают разные ниши. Кроме того, Virtex 2 на данный момент уже достаточно устаревшее семейство, как альтернатива - Virtex 4(5), если все же требуется high-end FPGA. Чтобы принять решение о выборе семейства нужно более детально проанализировать степень сложности необходимой обработки сигнала. Возникает вопрос насколько сложна будет трассировка данного участка и имеет ли смысл ставить к примеру АЦП с параллельным выходом. Либо может быть у кого нибудь есть свое виденье решения поставленной задачи. К разводке следует конечно подойти внимательно, выполнив требования производителей микросхем, а также обязательно промоделировав PCB на предмет целостности сигналов и т.п. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
pole 0 28 ноября, 2007 Опубликовано 28 ноября, 2007 · Жалоба Что касается ПЛИС, то если рассматривать Xilinx и Altera, семейства ПЛИС соотносятся примерно следующим образом: Xilinx Virtex 2 = Altera Stratix II Xilinx Spartan 3 = Altera Cyclon III то есть серии Virtex и Cyclone занимают разные ниши. Кроме того, Virtex 2 на данный момент уже достаточно устаревшее семейство, как альтернатива - Virtex 4(5), если все же требуется high-end FPGA. Чтобы принять решение о выборе семейства нужно более детально проанализировать степень сложности необходимой обработки сигнала. К разводке следует конечно подойти внимательно, выполнив требования производителей микросхем, а также обязательно промоделировав PCB на предмет целостности сигналов и т.п. При выборе ПЛИС я исходил из следующих критериев. 1. Возможность принимать поток данных со скоростью 720 Мбит/с. Такую возможно Spartan 3 не обеспечивает, поэтому либо семейство Vitrex (минус здесь цена), либо Cyclon III. Также предполагалось использовать вначале маленький Virtex 2 для преобразования из последовательного в параллельный интерфейс, а затем Spartan 3. 2. Энергопотребление. Хотя здесь я пока не знаю что лучше. Думаю Cyclon III имеет преимущество по сравнению со Spartan 3 , т.к. выполнен по технологии 65 нм. Хотя здесь я могу ошибаться. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 46 28 ноября, 2007 Опубликовано 28 ноября, 2007 · Жалоба Возникает вопрос насколько сложна будет трассировка данного участка и имеет ли смысл ставить к примеру АЦП с параллельным выходом. Ничего сложного нет, и на вдвое больших частотах работали. Разводить нужно на внутренних слоях, трассы желательно делать одинаковыми по длине с высокой точностью. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
oval 0 28 ноября, 2007 Опубликовано 28 ноября, 2007 · Жалоба При выборе ПЛИС я исходил из следующих критериев. 1. Возможность принимать поток данных со скоростью 720 Мбит/с. Такую возможно Spartan 3 не обеспечивает, поэтому либо семейство Vitrex (минус здесь цена), либо Cyclon III. Очень может быть, я конкретных временных характеристик не смотрел. Также предполагалось использовать вначале маленький Virtex 2 для преобразования из последовательного в параллельный интерфейс, а затем Spartan 3. Таким образом я бы не стал поступать, сделал бы все на одном кристалле, ИМХО. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dxp 50 29 ноября, 2007 Опубликовано 29 ноября, 2007 · Жалоба Что касается ПЛИС, то если рассматривать Xilinx и Altera, семейства ПЛИС соотносятся примерно следующим образом: Xilinx Virtex 2 = Altera Stratix II Xilinx Spartan 3 = Altera Cyclon III Насколько мне известно, StratixII - это где-то Virtex4 или 5. А Spartan3 - это CycloneII. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться