[AlphaMil 0]

Аналогично, изучал и применял языки описания аппаратуры уже имея огромный опыт программирования на разных языках. Не могу сказать, что опыт мешал. Главное начать думать регистрами... Простые проеты реализуются довольно легко, а вот большой проект правильно уложить в кристалл, спланировать клоки и т. д. довольно сложно.

[dxp 56]

Аналогично, изучал и применял языки описания аппаратуры уже имея огромный опыт программирования на разных языках. Не могу сказать, что опыт мешал. Главное начать думать регистрами...

Скорее не регистрами, а параллельными структурами (т.к. HDL - это параллельный ЯП) и сигналами (объектами) синхронизации между ними.

 

Простые проеты реализуются довольно легко, а вот большой проект правильно уложить в кристалл, спланировать клоки и т. д. довольно сложно.

Зависит от. В общем и целом всё это разбивается на отдельные части (домены), которые сами по себе вполне обычны. Нужно только грамотно организовывать взаимосвязь между ними. Всё сказанное, конечно, в контексте данной темы, т.е. о FPGA. С ASIC история несколько другая - там присутствуют этапы характерные именно для схемотехники (моделирование схемы на низком уровне, топология (разводка) и т.д. и т.п.).

[AlphaMil 0]

Скорее не регистрами, а параллельными структурами (т.к. HDL - это параллельный ЯП) и сигналами (объектами) синхронизации между ними.

Полностью согласен, я это и имел в виду...

 

Зависит от. В общем и целом всё это разбивается на отдельные части (домены), которые сами по себе вполне обычны. Нужно только грамотно организовывать взаимосвязь между ними. Всё сказанное, конечно, в контексте данной темы, т.е. о FPGA. С ASIC история несколько другая - там присутствуют этапы характерные именно для схемотехники (моделирование схемы на низком уровне, топология (разводка) и т.д. и т.п.).

Отдельные части просты, как Вы правильно заметили, сложно организовать обмен, и соответственно стактировать их...