Leshii 0 14 октября, 2007 Опубликовано 14 октября, 2007 · Жалоба Почему у штатных DDC ограничен минимальный коэффициент децимации? Например, у GC4016 он составляет всего 32, а ниже нет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MKS 0 14 октября, 2007 Опубликовано 14 октября, 2007 · Жалоба Сам недавно делал QPSK демодулятор на основе DDC, и пришел к выводу что при низких коэффициентах децимации плохо держится символьная синхронизация (почему стало понятно потом :) ), возможно из за этого он специально ограничен снизу. Я использовал микросхемы Intersil HSP50110 и HSP50210. Там никаких ограничений нет, но в документации не рекомендуют использовать децимацию ниже 10. Не следует считать это абсолютной истиной, я в цифровой обработке недавно и могу ошибаться. Возможно есть еще причины. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leshii 0 15 октября, 2007 Опубликовано 15 октября, 2007 · Жалоба (почему стало понятно потом ) - и почему же? А насчет ограничения минимального коэф.децимации слышал, но никак не пойму почему!, говорят что-то про проблемы с разными тактовами частотами, гуляющими внутри DDC и что вообще это всего лишь проблема частной реализации аппаратного DDC. Хотелось бы разобраться. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MKS 0 15 октября, 2007 Опубликовано 15 октября, 2007 · Жалоба - и почему же? В микросхемах с которыми я работал есть так называемый ресамплер, фактически это блок децимации с изменяемым коэффициентом децимации. Именно с помощтю этого блока происходит подстройка символьной скорости, таким образом чтоб отсчеты приходились на середину символа. Кэфф. децимации может менятся дискретно, а теперь представте что у вас он равен 10 и изменился на 1. Шаг изменения =10%, что приводит к резким скачкам символьной скорости. А если он равен 100, то минимальный шаг уже 1%. При этом возможна более плавная подстройка. Надеюсь я понятно изложил :) А насчет ограничения минимального коэф.децимации слышал, но никак не пойму почему!, говорят что-то про проблемы с разными тактовами частотами, гуляющими внутри DDC и что вообще это всего лишь проблема частной реализации аппаратного DDC. Хотелось бы разобраться. Хм, интересно услышать мнение экспертов в этой области, я про такое не слышал. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 57 15 октября, 2007 Опубликовано 15 октября, 2007 · Жалоба Сам недавно делал QPSK демодулятор на основе DDC, и пришел к выводу что при низких коэффициентах децимации плохо держится символьная синхронизация (почему стало понятно потом :) ), возможно из за этого он специально ограничен снизу. Я использовал микросхемы Intersil HSP50110 и HSP50210. Там никаких ограничений нет, но в документации не рекомендуют использовать децимацию ниже 10. Не следует считать это абсолютной истиной, я в цифровой обработке недавно и могу ошибаться. Возможно есть еще причины. Причина простая, в интерсиловских микросхемах, как и в большинстве других, на первых стадиях децимации используется CIC фильтр, причем всего с тремя ступенями (3-я степень). При малых коэффициентах децимации получаются очень узкие полосы режекции алисных полос, и соответственно не удается получить хорошее внеполосное подавление. В GC4016 ситуация немного лучше - CIC фильтр с 5 стадиями, в нем могли бы сделать чуть меньше минимальный коэффициент децимации. У них ограничения в первую очередь из-за внутренней структуры - на двух последних ступенях используются 2 FIR фильтра с фиксированным коэффициентом децимации 2 (как известно, при таком коэффициенте очень сильно упрощается FIR фильтр и уменьшается размер, для GC4016 это особенно актуально для его 4 DDC). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leshii 0 15 октября, 2007 Опубликовано 15 октября, 2007 · Жалоба Вы случайно не в курсе, зачем при настройке CIC секции в GC4016 управлением усиления занимается сразу несколько параметров - SHIFT, SCALE, BIG_SCALE? Зачем аж три параметра?, почему недостаточно одного? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 57 16 октября, 2007 Опубликовано 16 октября, 2007 · Жалоба Вы случайно не в курсе, зачем при настройке CIC секции в GC4016 управлением усиления занимается сразу несколько параметров - SHIFT, SCALE, BIG_SCALE? Зачем аж три параметра?, почему недостаточно одного? Не могу точно утверждать, попробую объяснить как я это понимаю. Обратимся к структуре GC4016 (привожу только левую половинку): SHIFT - этот параметр для целочисленных входных данных нужен в очень редких случаях, он остался от блока, который из данных с плавающей точкой делал целочисленные данные (12 бит мантисса + 3 бит экспонента -> 20 бит целое число). Его назначение - когда при очень большом коэффициенте децимации наступает переполнение разрядной сетки, с помощью SHIFT можно немного уменьшить входную 20 битную разрядность, слегка пожертвовав динамическим диапазоном, для остального большинства случаев TI рекомендует брать MUX20B=1 и SHIFT=4. Этот параметр работает до того как данные подаются на CIC-фильтр. SCALE+6*BIG_SCALE - эти два параметра в основном определяют масштаб. На мой взгляд TI допустила небольшую ошибку - они сделали масштабирование до фильтра, в результате им приходиться выполнять эту операцию с тактовой частотой. Если посчитать суммарный диапазон изменения масштаба, то он будет равен 5+6*7=47 бит. Сделать такой огромный сдвиг с помощью одного мультиплексора им оказалось очень сложно, поэтому они решили разбить его на два последовательных. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leshii 0 16 октября, 2007 Опубликовано 16 октября, 2007 · Жалоба Вроде логично, спасибо! Еще один вопрос по GC4016. В даташите они пишут, что при 16разрядных входных словах они один канал используют для ввода разрядов от других трех каналов, т.е полезных канала всего три. А входная внутренняя шина говорят 19бит. Откуда такие сложности? Получается, что я не смогк подключить четыре 16битных АЦП? Придется жертовать разрядами, т.е. от 16ти брать 14? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 57 16 октября, 2007 Опубликовано 16 октября, 2007 · Жалоба Вроде логично, спасибо! Еще один вопрос по GC4016. В даташите они пишут, что при 16разрядных входных словах они один канал используют для ввода разрядов от других трех каналов, т.е полезных канала всего три. А входная внутренняя шина говорят 19бит. Откуда такие сложности? Получается, что я не смогк подключить четыре 16битных АЦП? Придется жертовать разрядами, т.е. от 16ти брать 14? Просто выводов не хватило для четвертого 16-битного канала. Переходите на GC5016, там вроде таких проблем нет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ELVEES R&D Center 0 7 ноября, 2007 Опубликовано 7 ноября, 2007 · Жалоба Просто выводов не хватило для четвертого 16-битного канала. Переходите на GC5016, там вроде таких проблем нет. или на 1288ХК1Т (MF-01) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться