[MAZZI 1]

Установил, полностью с первым сервис паком, признаюсь меня он даже разочаровал, проекты, сделаные в 6.3 не разводятся, ругается на уровне MAP (xc2s200-5pq208):

-----

ERROR:MapLib:30 - LOC constraint P106 on RST is invalid: No such site on the device. To bypass this error set the environment variable 'XIL_MAP_LOCWARN'.

 

<< это оказалось моей ошибкой, точнее тех людей, кто составлял UCF файл назначения пинов.

-----

от чего не понятно, новые библиотеки видно желают лучшего.

Сделал примитивный модуль:

module proba(input a, output B);

assign b = a;

endmodule

ругнулся на PAR:

-----

Started process "Generate Post-Place & Route Simulation Model".

An error occurred while executing E:/XilinxISE71/data/projnav/scripts/TclFileWrapper4Halite.tcl

 

<< Вот этот глюк вроде как говориться убирается SP1, но он у меня почему-то остался, хотя, если нажмешь повторно на "Generate Post-Place & Route Static Timing" доделает всё до конца.

-----

и ещё отстой, синтезатор XST как ранее не понимал constant function в verilog, так и не понимает :(, печально...

Изменено 30 марта, 2005 пользователем MAZZI

[RobFPGA 27]

Могу добавить что поект менежер как не понимал так и не понимает конструкции типа `define library(a,B) в verilog. Правда теперь внятно говорит что ему не нравится, мол .. не понимаю дефины с параметрами.. . И соответсвенно не строит правильно структуру проекта. А ActiveHDL пихает их при генерации verilog файлов из схем :-(.

 

Прект на 2V1000 разводящийся без временных ошибок в V6.3SP3 в V7.1

разводится с 5000 !!! >8-() ошибками по времени. И зачем мне такое "ускорение" ?

 

Rob.

[gab 0]

А у меня как раз всё хорошо. Правильно сократил неиспользуемую логику (на целых 5% меньше размер проекта). И тайминги сходиться стали.

[druzhin 4]

А у меня как раз всё хорошо. Правильно сократил неиспользуемую логику (на целых 5% меньше размер проекта). И тайминги сходиться стали.

<{POST_SNAPBACK}>

 

Поддерживаю. Использовал ИСЕ 7.1 для implementation после синплифи 80. Проект стал на полпроцента меньше и на полпроцента быстрее.

 

Обнаружена фича: после установки ИСЕ 7.1 сп1 сдох кореген от ИСЕ 6.3 сп3.

[oleg_rudakov 0]

Господа!

 

Три !!! раза безуспешно пытаюсь слить с сайта Xilinx SP1 к ISE 7.1. Это три раза по 311 (почти) мегабайт. По не совсем понятным причинам ни докачка, ни прямой залив из IE 6 и Opera к успеху не привели.

 

Если есть у кого-нибудь возможность - залейте SP1 на FTP, пожалуйста!

[druzhin 4]

Господа!

 

Три !!! раза безуспешно пытаюсь слить с сайта Xilinx SP1 к ISE 7.1.  Это три раза по 311 (почти) мегабайт. По не совсем понятным причинам ни докачка, ни прямой залив из IE 6 и Opera к успеху не привели.

 

Если есть у кого-нибудь возможность - залейте SP1 на FTP, пожалуйста!

<{POST_SNAPBACK}>

 

Ни Оперу не ИЕ даже не пробовал. Зарядил ФлешГет на 5 потоков и скачал со свистом. Напиши, пожалуйста, подробно, как и чем заливать.

[3.14 0]

<Прект на 2V1000 разводящийся без временных ошибок в V6.3SP3 в V7.1

разводится с 5000 !!! >8-() ошибками по времени. И зачем мне такое "ускорение" ?>

 

По моим субъективным наблюдениям, в большей или меньшей степени такое "улучшение" работы ISE наблюдается на всех версиях :(

Еще есть соображение, даже при добавлении сервиспаков обновляются SPD файлы семейств, так что может раньше мы просто не знали что наш проект не вписывается в констрейны :)

[anatol1983 0]

Вот моё мнение об этом ПО (исключительно эстетическое и только моё и очень очень скромное :) )

 

Недавно нашёл возможность скачать ISE 7.1 правда без SP1. Заодно и новый ModelSim скачал. До этого момента я думал что мой компьютер ну если не хороший, то нормальный. Сразу после запуска Project Navigator и создания проекта, он начал дико свопиться и неприятно тормозить (неприятно это значить работать можно, но из головы уходят гинеальные мысли, и приходят всё больше нецензурные). Интерфейс в ModelSim порадовал а вот скорость работы такая же как и в ISE 7.1. До этого работал в ISE 5.1 и там была программа для визуального состовления TestBench'ов. Так в вот ISE 7.1 что-то подобное есть, но с старыми.

[DLR 0]

Так как у меня есть годовое обслуживание, то Вчера у своего постовщика решил запросить версию ISE7.1, так он мне знаете что ответил...

"Так как после первого сервис пака в ISE 7.1 нашли огромную дыру, его поставка лицензированным пользователем временно отлагается, этак на 2 и более месяца!!!" !!!!!!!!!!!!

Вот теперь и решай, на чем надо всем работать!!!

 

<_<

[makc 197]

Так как у меня есть годовое обслуживание, то Вчера у своего постовщика решил запросить версию ISE7.1, так он мне знаете что ответил...

"Так как после первого сервис пака в ISE 7.1 нашли огромную дыру, его поставка лицензированным пользователем временно отлагается, этак на 2 и более месяца!!!" !!!!!!!!!!!!

Вот теперь и решай, на чем надо всем работать!!!

 

  <_<

<{POST_SNAPBACK}>

 

На сайте ксайлинкса никаких сообщений на этот счет... Хотя это, конечно, еще ни о чем не говорит. А не могли бы Вы узнать у Вашего поставщика, с чем связана эта дыра? Может быть это просто ошибка в GUI, а PAR и все остальное работает правильно?

 

PS: Хотя я пока никаких крупных ошибок не заметил.

PPS: Встроенным симулятором не пользовался. А ведь ошибка может быть связана именно с ним, т.к. на первый взгляд это самое большое новшество в ISE 7.1

[DLR 0]

При общении с поставщиком, я понял, что он сам точно не знает что за дыра такая и где она находится, у них идет переписка по этому поводу, но то что сама фирма Xilinx не высылает данный продукт дистребьютерам - это точно факт!!! И дела не изменятся до появления SP2...

[3.14 0]

Слышал, XST у семерки такие корки мочит ;). У одного товарища, размер проекта в ДВА??? раза увеличился (Spartan3).

[makc 197]

Слышал, XST у семерки такие корки мочит ;). У одного товарища, размер проекта в ДВА??? раза увеличился (Spartan3).

<{POST_SNAPBACK}>

 

А Synplify на что? ;)

 

PS: А этот товарищ ведь может посмотреть, при синтезе какого именно модуля произошел резкий рост объема занимаемых ресурсов. Может быть он посмотрит? Очень интересно, какие конструкции могут довести XST до такого... :blink:

[3.14 0]

А Synplify на что? ;)

<{POST_SNAPBACK}>

Кто то спорит? ;)

Обидно, но в EDK, Synplify не рулит :(

 

PS: А этот товарищ ведь может посмотреть, при синтезе какого именно модуля произошел резкий рост объема занимаемых ресурсов.  Может быть он посмотрит? Очень интересно, какие конструкции могут довести XST до такого...  :blink:

<{POST_SNAPBACK}>

Там как раз с этого разговор и начался (между буржуями), ссылку не помню (если надо найду), и спрашивал как его отучить от "бешеных" примитивов.

[makc 197]

PS: А этот товарищ ведь может посмотреть, при синтезе какого именно модуля произошел резкий рост объема занимаемых ресурсов.  Может быть он посмотрит? Очень интересно, какие конструкции могут довести XST до такого...  :blink:

<{POST_SNAPBACK}>

Там как раз с этого разговор и начался (между буржуями), ссылку не помню (если надо найду), и спрашивал как его отучить от "бешеных" примитивов.

<{POST_SNAPBACK}>

 

Было бы интересно почитать. :)