[v_mirgorodsky 0]

Чем отличаются памяти DDR стандарта и памяти стагдарта DDR2 кроме стандарта выходного напряжения и рабочей частоты?

 

Если в DDR команды идут на частоте в 100MHz, то данные тактируются теми же 100MHz, но захватываются по обоим фронтам. Судя по названию DDR2 - было предположение о удвоении частоты данных до 200MHz и захвата их по обоим фронтам. Однако после изучения даташита от Micron на MT47H32M16 получилось, что картина с командами и данными абсолютно аналогична DDR :( Таким образом, применение микросхем DDR2 не принесет никакого увеличения пропускной способности подсистемы памяти за исключением работы самого интерфейса на более высокой частоте?

 

Вопрос возникает потому, что нечто более сложное, нежели сдвиговый регистр запустить в дешевых FPGA типа Cyclone II или Spartan 3 на частотах выше 166MHz уже весьма проблематично. Таким образом, сильно постаравшись, можно получить в FPGA "жалкие" 333MHz :( Похоже, что для более "взрослых" по памяти приложений надо делать либо широкую шину, либо ставить более дорогой чип?

[CaPpuCcino 0]

Таким образом, применение микросхем DDR2 не принесет никакого увеличения пропускной способности подсистемы памяти за исключением работы самого интерфейса на более высокой частоте?

ну можно сказать и так, хотя как раз за счёт увеличения частоты тактирования интерфейса и предполагается увеличение пропускной способности (но при увеличение латентности)

 

Похоже, что для более "взрослых" по памяти приложений надо делать либо широкую шину, либо ставить более дорогой чип?

широкая шина на мой взгляд вещь не особо приятная - skew растёт, частота падает. лучше наверное всё-таки более быстрые чипы, либо архитектурные решения (хотя конечно все это зависит от задачи) /"...тогда либо водка, либо бабы. А ещё лучше всё сразу и много..."-Особенности национальной охоты (с)/

[blackfin 28]

Чем отличаются памяти DDR стандарта и памяти стандарта DDR2 кроме стандарта выходного напряжения и рабочей частоты?...

Судите сами:

"DDR2 SDRAM is the second generation of DDR SDRAM. It offers data rates of up to 6.4 GBytes/s,

lower power consumption, and improvements in packaging.

It achieves this higher level of performance and power consumption through faster clocks,

1.8V operation and signaling, and a simplified command set.

Feature                         DDR                     Mobile DDR              DDR2
Data Transfer Rate              266,333,400 MHz         200,250,266,333 MHz     400,533,667,800 MHz
Operating Voltage               2.5 V                   1.8 V                   1.8 V
Densities                       128Mb - 1Gb             128Mb - 512Mb, (1GB)    256Mb-4Gb
Internal Banks                  4                       4                       4 and 8
Prefetch                        2                       2                       4
CAS Latency                     2, 2.5, 3               2, 3                    3, 4, 5, 6
Additive Latency                no                      no                      0, 1, 2, 3, 4, 5
READ Latency                    CAS Latency             CAS Latency             Additive Latency + CAS Latency
WRITE Latency                   Fixed = 1 cycle         Fixed = 1 cycle         READ Latency - 1 cycle
I/O width                       x4, x8, x16             x4, x8, x16, x32        x4, x8, x16
On-Die Termination              no                      no                      Selectable
Off Chip Driver                 no                      no                      yes
Burst Length                    2, 4, 8                 2, 4, 8, 16, full page  4, 8
Burst Terminate Command         yes                     yes                     no
Partial Array Self-Refresh      no                      Full,1/2,1/4,1/8,1/16   no
Temper. Compens. Self-Refresh   no                      supported               no
Deep Power-Down                 no                      supported               no

It should be noted that DDR is not compatible with a conventional SDRAM interface,

and DDR2 is not compatible with DDR. However, DDR2 is planned to be

forward-compatible with next-genetation DDR technology." См. EMP

[des00 25]

по сабжу,

имхо DDR2 в топку, толку от нее немного. DDR3 симпотичнее.

 

а что касаеться альтернативной памяти мне больше понравилась RLDRAM II и работать с ней проще, задержки доступа меньше и контроллер получаеться достаточно простой.

[v_mirgorodsky 0]

а что касаеться альтернативной памяти мне больше понравилась RLDRAM II и работать с ней проще, задержки доступа меньше и контроллер получаеться достаточно простой.

А как вам понравилась ее цена :07: Посмотрев на даташит, я тоже сначала решил - вот оно - счастье, потом пошел на e-find и посмотрел на цены :crying: Конечно, можно найти применение 32 мегам памяти за "жалкие" $33 за корпус, но начальство меня совсем даже и не поймет :crying:

 

DDR3 симпотичнее

А кто поддерживает на данный момент его сигнальный протокол? А где бы надыбать на нее нечто вразумительное с принципами функционирования?

[des00 25]

А как вам понравилась ее цена :07: Посмотрев на даташит, я тоже сначала решил - вот оно - счастье, потом пошел на e-find и посмотрел на цены :crying: Конечно, можно найти применение 32 мегам памяти за "жалкие" $33 за корпус, но начальство меня совсем даже и не поймет :crying:

 

на тот момент когда я хотел попользовать эту память цена девайса была не важна, на фоне стоимости програмного обеспечения :)))

 

 

А кто поддерживает на данный момент его сигнальный протокол? А где бы надыбать на нее нечто вразумительное с принципами функционирования?

 

если я не ошибаюсь практически все современные видекарты.

DDR3 - по сути видео память, насколько помню в ней убрали "проблемные" места DDR2 (признали что DDR2 без большого кеша хамно и сделали работу над ошибками).

 

Описания и даташиты рыл в гугле, где то 0.75 года назад, если дома найду даташиты, то выложу.

[v_mirgorodsky 0]

на тот момент когда я хотел попользовать эту память цена девайса была не важна, на фоне стоимости програмного обеспечения :)

Видимо, вам повезло поработать над мелкосерийным проектом.

если я не ошибаюсь практически все современные видекарты.

Видюхи много чего поддерживают и много чего могут. А я говорю о FPGA. Для FPGA даже первый DDR выглядит избыточным. Потому думаю, что еще на долгое время SDR и DDR-1 будут единственными типами памяти, подключаемыми к FPGA.

[des00 25]

Видимо, вам повезло поработать над мелкосерийным проектом.

Видюхи много чего поддерживают и много чего могут. А я говорю о FPGA. Для FPGA даже первый DDR выглядит избыточным. Потому думаю, что еще на долгое время SDR и DDR-1 будут единственными типами памяти, подключаемыми к FPGA.

 

странно, а что же тогда латекс заявляет что они сделали самый быстрый вендорный DDR2 контроллер для своих фпга семейств :)))

 

насколько я помню проблем с подключением к фпга ddr3 быть не должно, физические интерфейсы поддерживаються, тактовые как у ddr2 осталось только сделать контроллер.

[v_mirgorodsky 0]

странно, а что же тогда латекс заявляет что они сделали самый быстрый вендорный DDR2 контроллер для своих фпга семейств :)

Только что, между делом, посмотрел на реализацию их контроллера - активировали строку, записали/прочитали, закрыли строку. Так чему же здесь работать медленно? Они не перекрывают транзакции и не делают попыток прятать активации с пречарджами внутрь записей и чтений. А еще они работают внутрях на удвоеном клоке по захвату данных. А еще, меленьким шрифтом внизу тонко подмечают, что "For LatticeXP2, Clock Frequency for DDR1/2 SDRAM is 200 MHz, Pin Throughput of 400 Mbps".

[des00 25]

Только что, между делом, посмотрел на реализацию их контроллера - активировали строку, записали/прочитали, закрыли строку. Так чему же здесь работать медленно? Они не перекрывают транзакции и не делают попыток прятать активации с пречарджами внутрь записей и чтений. А еще они работают внутрях на удвоеном клоке по захвату данных. А еще, меленьким шрифтом внизу тонко подмечают, что "For LatticeXP2, Clock Frequency for DDR1/2 SDRAM is 200 MHz, Pin Throughput of 400 Mbps".

 

очень странно, может быть у нас разные доки ?

это в даташите :

 

The intelligent bank management logic tracks the open/close status of every bank and stores the row address of every open bank. This information is used to reduce the number of Precharge and Activate commands issued to the memory. The controller also utilizes two pipelines to improve throughput. One command in a queue will be decoded while another is presented at the memory interface.

 

это по прямому линку:

 

http://www.latticesemi.com/products/intell...ollerpipeli.cfm

 

Features

High-Performance DDR2 533/400/333/266/200/133 operation

Intelligent Bank Management to Minimize ACTIVE Commands

Command Pipeline to Maximize Throughput

[v_mirgorodsky 0]

очень странно, может быть у нас разные доки ?

Похоже на то. Я заходил по другой ссылке: http://www.latticesemi.com/solutions/techn...036;28E$60 , называлось "DDR SDRAM Controller" и обладало выше описанным быстродействием. По вашей ссылке действительно лежит нечто гораздо более стоящее. Круто Латексы извратились :a14: