[bedrive 0]

Добрый день!
Сущетвует необходимость организовать передачу данных (18 бит цвет + 3 сигнала синхронизации) с Cyclona по
LVDS на следующую микросхему DS90CF364A (http://fulcrum.su/Read/CDROMs/NS/DS90CF32.pdf).
Потенциально это кажется возможным, но при попытке реализации возникли проблемы.
При использовании стандартной функции altlvds_tx не получается выбрать подходящую частоту tx_outclock
(fitter пишет, что желаемая настройка для Cyclona недоступна ).
Можно ли попытаться передовать данные (LVDS_DATA[2..0]) с выхода altlvds_tx,
а тактирующий сигнал (LVDS_CLK) при этом брать со второй PLL?

параметры передачи:
data rate - 280Mbps
deserialization factor - 7
LVDS_clk - 40 MHz

[bedrive 0]

Вобщем пока ответов не последовало, опишу куда я продвинулся.
Схема сейчас работает следующим образом:
Одна PLL задействована для формирования сигналов развертки для экрана,
вторая PLL дает "быстрый" и "медленный" клоки для altlvds_tx.
Данный по 3 каналам выходят из altlvds_tx, клок для них беру со второй PLL (медленный).
Временные диаграммы в симуляторе Quartusa вполне совпадают с теми, которые "хочет получать"
вышеупомянутая микросхема, но .... Получить картинку удается далеко не всегда.
Пока загружаю проект по JTAG, и желаемая картинка появляется один раз за 4-5 загрузок...
Честно сказать не знаю что и делать, и где искать ошибку. :(

PS Экран соединен с платой шлейфом шагом 1.27 длиной примерно 15 см. На выходе Cyclona стоят необходимые резистроры.

[alex66 0]

разрешите в alt_lvds вход pll_enable и разрешайте pll с задержкой после конфигурации/реконфигурации fpga

[Kuzmi4 0]

Здравствуйте.

Не стал делать новую тему так как проблема очень схожая - есть циклон 2 и есть DS90CF386 - нужно дрыгать норами DS90CF386.

Времянка :

То есть вроде бы всё просто.

Посмотрел сначала на ALTLVDS - вроде самое то.

Почитал форум. Но вот в чём загвоздка - не получается передать данные корректно.

Входящая частота на кристалл 60 МГц. Её ставлю как LVDS_inclock, когда выбираю 180 Mbps. Каналов 4, сериализационный фактор 7, "Allign clock to center" ON, "Register tx_in using tx_coreclock", " Use tx_outclock", "tx_outclock divide factor" == 7, "Phase alignment tx_out to tx_outclock" == 45 deg, "Clock duty cicle" == 57.

Итого должно получится как на вышеприведённой времнке.. получается..

Вот только биты совершенно другие со стороны DS90CF386.. :unsure: Начинаю передавать 1,2,4,8 чтоб выловить биты со стороны DS90CF386.

В результате получаю такую карту битов :

циклон 0 бит - DS90CF386 3 бит
циклон 1 бит - DS90CF386 7 бит
циклон 2 бит - DS90CF386 6 бит

Дохожу до 3-го бита и получаю зависимость от раза к разу - как когда , когда 1-й на DS90CF386, когда 7-й на DS90CF386.... :07:

 

Не объясните что за мистика :smile3046: ???

[bedrive 0]

Давно это было...

Я помню, что мне так и не удалось полдружиться с ALTLVDS, в результате я сам сделал сериалайзер

и никаких проблем с DS90CF386 уже не испытывал. Микросхема работала без нареканий.

Если есть необходимость могу покапаться - может найду свой сериалайзер.

[Kuzmi4 0]

2 bedrive - если поищите, буду вам очень и очень признателен

:laughing:

[bedrive 0]

Нашел =)

Простая такая схемка, которая делала из 21 бита в 3х7 бит. Смотрите

[Kuzmi4 0]

2 bedrive - весьма благодарствую!

 

Тту вопросик правда есть по реализации - что есть const 3x6 и const 3x3 ??

[sazh 3]

2 bedrive - весьма благодарствую!

 

Тту вопросик правда есть по реализации - что есть const 3x6 и const 3x3 ??

 

Один счетчик с коэффициентом пересчета 7. Другой затыкается на отсчете 3. Получается клок, но не меандр

[Kuzmi4 0]

И всё же - что есть что есть const 3x6 и const 3x3 ??

просто константы 6 и 3 ??

[bedrive 0]

да, именно так