lvbnhbq 0 6 июня, 2007 Опубликовано 6 июня, 2007 · Жалоба Как моделировать с sdf файлом? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
id_gene 0 6 июня, 2007 Опубликовано 6 июня, 2007 · Жалоба Вставляйте в верилоге initial begin $sdf_annotate("my_chip.sdf", test_bench.DUT); end "А хелп читать - не барское занятие" :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
lvbnhbq 0 7 июня, 2007 Опубликовано 7 июня, 2007 · Жалоба а на vhdl? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
soshnev 0 21 июня, 2007 Опубликовано 21 июня, 2007 · Жалоба а на vhdl? Вот что у меня есть по этому поводу на поверхности... __________________________.doc Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
lvbnhbq 0 22 июня, 2007 Опубликовано 22 июня, 2007 · Жалоба Спасибо, получилось Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться