ilichev 0 9 апреля, 2007 Опубликовано 9 апреля, 2007 · Жалоба Добрый день всем! Имеется генератор TCXO на 12,8 МГц 2.5 ppm с выходом clipped sine. Подскажите, как правильно его преобразовать в прямоугольник, чтобы подать на FPGA? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Adlex 0 9 апреля, 2007 Опубликовано 9 апреля, 2007 · Жалоба Правильнее - компаратор или транзистор в ключевом режиме Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ilichev 0 10 апреля, 2007 Опубликовано 10 апреля, 2007 · Жалоба Правильнее - компаратор или транзистор в ключевом режиме А какой компаратор можно применить, чтобы: 1) не вносил избыточный джиттер; 2) не заваливал фронты; 3) не занимал много места на плате? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lonesome_Wolf 0 10 апреля, 2007 Опубликовано 10 апреля, 2007 · Жалоба А какой компаратор можно применить, чтобы: 1) не вносил избыточный джиттер; 2) не заваливал фронты; 3) не занимал много места на плате? 1) Избыточный jitter будет, вопрос в его величине :) 2) Каковы параметры clipped sine? В частности, каков угол отсечки? 3) Я бы применил МС100EPT21 (или другой преобразователь PECL-LVTTL) с трансформатором на входе, но скорость нарастания на входе должна быть не менее 0.3В/нс. 4) Некоторые FPGA допускают конфигурирование входов с гистерезисом. Может не замарачиваться? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ilichev 0 10 апреля, 2007 Опубликовано 10 апреля, 2007 · Жалоба 2) Каковы параметры clipped sine? В частности, каков угол отсечки? 3) Я бы применил МС100EPT21 (или другой преобразователь PECL-LVTTL) с трансформатором на входе, но скорость нарастания на входе должна быть не менее 0.3В/нс. 4) Некоторые FPGA допускают конфигурирование входов с гистерезисом. Может не замарачиваться? Угол отсечки - неизвестен, в даташите этого нет. Есть только 0.8Vpp. Трансформатор и преобразователь - это круто, у меня столько места на плате не найдется :-( У меня всё-таки не FPGA, а CPLD = EPM3128. Там нет ТШ и прочих таких фишек. Вообще для чего делают такие генераторы с CLIPPED SINE ? Какое для них стандартное применение и включение??? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lonesome_Wolf 0 10 апреля, 2007 Опубликовано 10 апреля, 2007 · Жалоба Угол отсечки - неизвестен, в даташите этого нет. Есть только 0.8Vpp. Трансформатор и преобразователь - это круто, у меня столько места на плате не найдется :-( У меня всё-таки не FPGA, а CPLD = EPM3128. Там нет ТШ и прочих таких фишек. Вообще для чего делают такие генераторы с CLIPPED SINE ? Какое для них стандартное применение и включение??? Ну, есть Cool Runner II :). Трансформаторы маленькие есть. А можно и без него. Вот только амплитуда маловата - у Вас скорость нарастания всего то 2*pi*12.8e6*0.4=30В/мкс. Компаратор нужен. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Adlex 0 11 апреля, 2007 Опубликовано 11 апреля, 2007 · Жалоба По поводу джиттера, Вы же подаете сигнал на FPGA, а, как мне кажется, ПЛИС не отличаются малым значениями джиттера. Т.е. самым слабым звеном по джиттеру будет именно ПЛИС. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться