[Ans 0]

Господа специалисты, подскажите пожалуйста, возможно ли на ПЛИС (на любой, даже самой дорогой, но ДОСТУПНОЙ) создать устройство, выполняющее 1024-точечное FFT над 12-разрядными данными за 1 мкс? Поделитесь сображениями и опытом. Дело в том, что в ПЛИС да и в цифровой технике я разбираюсь... посредственно. Так что рад был бы оценкам производительности, данным о готовых образцах устройств и оценкам, основанным на собственном опыте.

Спасибо!)

[blackfin 25]

устройство, выполняющее 1024-точечное FFT над 12-разрядными данными за 1 мкс?

Для Stratix III (EP3SL70F484C2) FFT@1024pt = 2.77uS

Altera FFT

[Ans 0]

2 blackfin: Спасибо! Впечатляют возможности современной техники...))

 

2 All:Но возникло еще несколько вопросов:

Могут ли ПЛИС обрабатывать потоки порядка 12Гбит/с (что примерно соответствует 1024 12-разрядным словам в 1 мкс) (все для того же FFT - эти данные надо же еще ввести в ПЛИС)

И можно ли их как-нибудь параллельно включать?

[Beby 8]

Могут ли ПЛИС обрабатывать потоки порядка 12Гбит/с (что примерно соответствует 1024 12-разрядным словам в 1 мкс) (все для того же FFT - эти данные надо же еще ввести в ПЛИС)

Касательно все того же Spartan-3: в описании ПЛИС этого семейства утверждается, что буфера ввода/вывода могут работать со скоростью 622МБит/с (каждый). Думаю этого должно хватить (если нет, то попробуйте семейство Virtex-4 - оно заметно дороже, но и быстрее во всех отношениях).

 

И можно ли их как-нибудь параллельно включать?

Уточните, пожалуйста, что именно имеется ввиду.

Если имелось ввиду возможность синхронного тактирования нескольких ПЛИС, то методика этого описана в стареньком Aplication Note для уже немолодого семейства Virtex: http://direct.xilinx.com/bvdocs/appnotes/xapp132.pdf (Using the Virtex Delay-Locked Loop).

После того, как у разных ПЛИС тактирование становиться синхронным, то проблем с передачей данных возникать не должно (в крайнем случае, можно воспользоваться запасами внутреннего ОЗУ, для создания сверх высокоскоростного FIFO, компенсирующее неравномерности потока передаваемых данных)

 

Посмотрите описание всего семейства Spartan-3 и оцените насколько и что именно Вам подходит: http://direct.xilinx.com/bvdocs/userguides/ug331.pdf (Spartan-3 Generation FPGA User Guide)

 

Возможно для Вас заинтересует Virtex-II Pro, с прототипами процессорных ядер; или Virtex-II Pro X (со сверх скоростным каналом связи: Rocket I/O) - насчет их достоваемости советую обратиться в inline group (официальный дистрибьютер Xilinx с странах СНГ www.plis.ru).

[Ans 0]

2 Boris_TS

Я имел в виду, что если производительности одного кристалла не будет хватать (под производительностью подразумеваю как вычисление БПФ с указанными выше параметрами за 1мкс, так и способность ПЛИС принять эти 1024 отсчета, т.е. эта железка должна успеть принять данные - 12-разрядные слова с тактовой частотой в 1ГГц (но здесь возможны варианты: 2х500МГц, или 4х250 МГц и т.д.) на это 1мкс, выполнить БПФ - на это тоже желательно 1мкс, и отдать данные)...увлекся)

Вопрос в том, можно ли их заставить чередоваться, т.е. пока одна например принимает, другая вычисляет, или две других параллельно вычисляют(не знаю, можно ли их так заставить работать). Никакой структуры пока еще нет, да и до самого устройства еще очень далеко. Пока интересует скорее сама возможность реализации такого быстродействующего процессора на цифровой элементной базе.

[litv 0]

В систему проектирования ПЛИС Xilinx включен готовый бесплатный генератор FFT.

Например для семейства ПЛИС Virtex 5 при 16 разрядных входных данных 1024 точки FFT считаются за 2.56 мкс (тактовая 400 МГц). Все можно почитать на сайте www.xilinx.com . Ключевое слово FFT.