[cpl 0]

Как лучше согласовать шину состояшею из 4 sram под Cyclone (частота 50-80Мгц)

если смысл ставить последовательно резисторы и как, или лучше на конце поставить оконечную нагрузку из пары резисторов, неперегрузиться плис при этом.

[3.14 0]

У Cyclone имеется управление выходным током пина?

Если да, то эффект от "регулировки" этого тока быдет такой же как и от обычных последовательных резюков.

Согласуют, обычно, добавляя последовательный резюк с выхода, оно и проще и "эффекта" больше приносит.

[admin 0]

и его (если не ошибаюсь) лучше поставить ближе к входным ногам микросхемы, так?

[3.14 0]

<и его (если не ошибаюсь) лучше поставить ближе к входным ногам микросхемы, так?>

Может Вы опечатались, последовательный резюк с выходом ставят как можно ближе. А вообще, в любом варианте согласования, надо компенсирующий элемент (элементы) ставить как можно ближе к "точке" согласования.

[admin 0]

резистор ближе к выходной ноге или к входной?

[sasha2005 0]

1. Резисторы надо ставить возле приемника - звонов меьше будет (в эфир в том числе).

2. На такой частоте 4 SRAM сильно завалят фронты, поэтому с резисторами может не заработать вообще. Пробовал работать на 33 мГц на 3 ИМС, на 66 уже не хватает уровней (и это было без резисторов)

3. Лучше поиспользовать более емкую 1 ИМС.

[3.14 0]

Если компенсируете импеденс выходного буфера, т.е. последовательный резюк с выходом, то биже к выходной ноге. Если компенсируете "обрыв" линии, то паралельно к "земле" (или питанию или и туда и туда) и как можно ближе к входной лапе.

 

<1. Резисторы надо ставить возле приемника - звонов меьше будет (в эфир в том числе).>

Не согласен с категоричностью!

Если, Вы имеете в виду, согласование на предмет уменьшения отраженной волны от конца линии (т.е. паралельный с нагрузкой резюк), то согласование буфера с линией, приводит к аналогичному эффекту, хотя конечно многое зависит от конкретного случая. Но способ согласования буфера занимает меньше места. Обратите внимание на различные "видюхи", подавляющее большинство согласований именно "последовательные".

 

<На такой частоте 4 SRAM сильно завалят фронты, поэтому с резисторами может не заработать вообще>

Если запасы по констрейнам позволяют втиснуть задержку на линии, то ничего страшного в этом нет.

 

<3. Лучше поиспользовать более емкую 1 ИМС. >

Не забывайте, что при этом увеличивается и излучение линией, если на ЭМС можно забить, то наводки на соседях к добру не приведут, особенно на "не синхронке".

[sasha2005 0]

<1. Резисторы надо ставить возле приемника - звонов меьше будет (в эфир в том числе).>

Не согласен с категоричностью!

Если, Вы имеете в виду, согласование на предмет уменьшения отраженной волны от конца линии (т.е. паралельный с нагрузкой резюк), то согласование буфера с линией, приводит к аналогичному эффекту, хотя конечно многое зависит от конкретного случая. Но способ согласования буфера занимает меньше места. Обратите внимание на различные "видюхи", подавляющее большинство согласований именно "последовательные".

 

<На такой частоте 4 SRAM сильно завалят фронты, поэтому с резисторами может не заработать вообще>

Если запасы по констрейнам позволяют втиснуть задержку на линии, то ничего страшного в этом нет.

 

<3. Лучше поиспользовать более емкую 1 ИМС. >

Не забывайте, что при этом увеличивается и излучение линией, если на ЭМС можно забить, то наводки на соседях к добру не приведут, особенно на "не синхронке".

<{POST_SNAPBACK}>

По п.1 имелись в виду последовательные резисторы, они тоже уменьшают отраженные волны, хотя с точки зрения ЭМИ их бы лучше ставить возле источника, тогда спектр излучения будет меньше (сигнал будет приближаться к синусоиде).

По п.2 В исходном письме речь шла 0 50-80 мГц, я сомневаюсь, что 4 ИМС на адресе будут работать на 80, разве что поставить резисторы возле каждой ИМС.

По п.3 С какой радости одна ИМС и буфер увеличат ЭМИ - связи то будут короче! И согласовать проще.

[3.14 0]

<По п.1 имелись в виду последовательные резисторы, они тоже уменьшают отраженные волны, хотя с точки зрения ЭМИ их бы лучше ставить возле источника, тогда спектр излучения будет меньше (сигнал будет приближаться к синусоиде).>

Повторюсь, последовательные резисторы надо ставить рядом с выходом, паралельные рядом со входом.

 

<По п.2 В исходном письме речь шла 0 50-80 мГц, я сомневаюсь, что 4 ИМС на адресе будут работать на 80, разве что поставить резисторы возле каждой ИМС.>

Если интерференция отраженной волны делает "заграничные" выбросы, тогда согласуют. Если при согласовании затягиваются фронты (иными словами увеличивается задержка сигнала в линии), то надо смотреть на запас по достигаемым ограничениям "логика - пин", если запас перекрывает задержку, то все ОК.

 

<По п.3 С какой радости одна ИМС и буфер увеличат ЭМИ - связи то будут короче! И согласовать проще.>

Увеличение мощьности выходного буфера увеличивает импульсные токи, соответственно излучение, последствие которого я уже указал. Еще это приводит к увеличению возвратных токов по земле, увеличивая общий "земельный" шум.

Еще, при увеличении мощьности выходного буфера - увеличение скорости нарастания фронта, уменьшается максимальная длина линии не требующая согласования.

[sasha2005 0]

<По п.1 имелись в виду последовательные резисторы, они тоже уменьшают отраженные волны, хотя с точки зрения ЭМИ их бы лучше ставить возле источника, тогда спектр излучения будет меньше (сигнал будет приближаться к синусоиде).>

Повторюсь, последовательные резисторы надо ставить рядом с выходом, паралельные рядом со входом.

 

<По п.2 В исходном письме речь шла 0 50-80 мГц, я сомневаюсь, что 4 ИМС на адресе будут работать на 80, разве что поставить резисторы возле каждой ИМС.>

Если интерференция отраженной волны делает "заграничные" выбросы, тогда согласуют. Если при согласовании затягиваются фронты (иными словами увеличивается задержка сигнала в линии), то надо смотреть на запас по достигаемым ограничениям "логика - пин", если запас перекрывает задержку, то все ОК.

 

<По п.3 С какой радости одна ИМС и буфер увеличат ЭМИ - связи то будут короче! И согласовать проще.>

Увеличение мощьности выходного буфера увеличивает импульсные токи, соответственно излучение, последствие которого я уже указал. Еще это приводит к увеличению возвратных токов по земле, увеличивая общий "земельный" шум.

Еще, при увеличении мощьности выходного буфера - увеличение скорости нарастания фронта, уменьшается максимальная длина линии не требующая согласования.

<{POST_SNAPBACK}>

 

Изначально мы рассматривали вопрос о 6 SRAM и частоты 50-80 мГц.

По п.1 и п.2 Если поставить буферные резисторы возле ИСТОЧНИКА , то емкость 6 ОЗУ завалит фронты так, что уже работать ничего не будет на частоте выше 40 мГц (примерно, на 33 будет работать без резисторов - проверено на тойже Altera)

По п.3 Altera одна и таже, т.е. выходной буфер один и тотже - откуда увеличение мощности при переходе с 6ИМС на одну? Суммарна емкость линии и ОЗУ меньше, значит и импульсные токи меньше. Буферный резистор (естественно когда одна ОЗУ, то он стоит возле источника) нам завалит верхние гармоники и все будет нормально (по уму буфер должен быть на супрессорах, а не на резисторах - но это по возможностям каждого). А земля должна быть в любом случае мощной - камень упавший в море и в ручей вызывает разный эффект.

[3.14 0]

<Изначально мы рассматривали вопрос о 6 SRAM и частоты 50-80 мГц.

По п.1 и п.2 Если поставить буферные резисторы возле ИСТОЧНИКА , то емкость 6 ОЗУ завалит фронты так, что уже работать ничего не будет на частоте выше 40 мГц (примерно, на 33 будет работать без резисторов - проверено на тойже Altera)>

Если быть точным, то четыре SRAM, насколько понимаю в паралель.

Считаем.

Паразитная емкость пина корпуса PQ208 ~0.7пф, паразитная емкость Spartan2 входного буфера ~6.5пФ, примерно такие же знаячения будут и для SRAM. Округлим до 10пФ. Как правило, величина согласующего (последовательного) резистора (на четырехслойках) порядка 50Ом. Итого, задержка обуславливаемая RC порядка 4 нс. Задержка обуславливаемая распространением сигнала в линии порядка 0.5нс на 3-5 см, округлим до 1нс.

Получаем задержку в 5 наносекунд. Нормально-достижимое время регистр-логика-пин порядка 10нс. (1/80МГц)-10нс=2,5нс (надо 5). Добавляем дополнительную ступень конвейера, в этом случае время регистр-пин, около 2 нс. Времени остается вагон. В случае с двухслойкой (примерно раза в три увеличивается номинал согласующего резистора) все вписывается в притык, не очень ГУД.

 

Плавно переходя в п.3.

Когда запас все таки не достаточный, тогда надо чесать репу. Ставить резисторы паралельно каждой нагрузке или экспериментировать с буфером (на нем задержка кстати тоже не меньше 2нс будет).

 

<Altera одна и таже, т.е. выходной буфер один и тотже - откуда увеличение мощности при переходе с 6ИМС на одну?>

Надо определиться, одно дело, часть шины посадить на буфер, а остальную оставить как есть. Другое, заменить буфера Altera на более мощные. Если первое, согласен, если второе, получим предидущепостовые последствия.

 

<по уму буфер должен быть на супрессорах, а не на резисторах - но это по возможностям каждого>

По уму, выходное импеданс буфера, должен иметь импеданс линии, тогда и согласовывать, вероятнее всего, не прийдется.

 

<А земля должна быть в любом случае мощной - камень упавший в море и в ручей вызывает разный эффект.>

А Вы попробуйте поиграться с Speed2000. Тогда Вам скорее всего и "ужасных" размеров земляной полигон четырехслойки покажется не больше тарелки.

 

Старался по деликатнее, но тон какой то все равно вызывающий, извините.

[sasha2005 0]

<Изначально мы рассматривали вопрос о 6 SRAM и частоты 50-80 мГц.

По п.1 и п.2 Если поставить буферные резисторы возле ИСТОЧНИКА , то емкость 6 ОЗУ завалит фронты так, что уже работать ничего не будет на частоте выше 40 мГц (примерно, на 33 будет работать без резисторов - проверено на тойже Altera)>

Если быть точным, то четыре SRAM, насколько понимаю в паралель.

Считаем.

Паразитная емкость пина корпуса PQ208 ~0.7пф, паразитная емкость Spartan2 входного буфера ~6.5пФ, примерно такие же знаячения будут и для SRAM. Округлим до 10пФ. Как правило, величина согласующего (последовательного) резистора (на четырехслойках) порядка 50Ом.  Итого, задержка обуславливаемая RC порядка 4 нс. Задержка обуславливаемая распространением сигнала в линии порядка 0.5нс на 3-5 см, округлим до 1нс.

Получаем задержку в 5 наносекунд. Нормально-достижимое время регистр-логика-пин порядка 10нс. (1/80МГц)-10нс=2,5нс (надо 5). Добавляем дополнительную ступень конвейера, в этом случае время регистр-пин, около 2 нс. Времени остается вагон. В случае с двухслойкой (примерно раза в три увеличивается номинал согласующего резистора) все вписывается в притык, не очень ГУД.

 

Плавно переходя в п.3.

Когда запас все таки не достаточный, тогда надо чесать репу. Ставить резисторы паралельно каждой нагрузке или экспериментировать с буфером (на нем задержка кстати тоже не меньше 2нс будет).

 

<Altera одна и таже, т.е. выходной буфер один и тотже - откуда увеличение мощности при переходе с 6ИМС на одну?>

Надо определиться, одно дело, часть шины посадить на буфер, а остальную оставить как есть. Другое, заменить буфера Altera на более мощные. Если первое, согласен, если второе, получим предидущепостовые последствия.

 

<по уму буфер должен быть на супрессорах, а не на резисторах - но это по возможностям каждого>

По уму, выходное импеданс буфера, должен иметь импеданс линии, тогда и согласовывать, вероятнее всего, не прийдется.

 

<А земля должна быть в любом случае мощной - камень упавший в море и в ручей вызывает разный эффект.>

А Вы попробуйте поиграться с Speed2000. Тогда Вам скорее всего и "ужасных" размеров земляной полигон четырехслойки покажется не больше тарелки.

 

Старался по деликатнее, но тон какой то все равно вызывающий, извините.

<{POST_SNAPBACK}>

Тон нормальный, на Speed2000 не пробовал, пробовал измерять ЭМИ. Поэтому ответы из практики. С 6 ОЗУ - промазал, то было на моих платах. Ваш ответ до завтра переварю. Если есть желание посмотрите вложение -примерно в тему.

Tricky_DRAM_Lines.doc

[sasha2005 0]

Сегодня еще раз перечитал нашу полемику.

Действительно Ваши расчеты приблизительно соответстуют действительности и на основе их можно принять какое-то решение (мы рассматривали какой-то виртуальный проект ). На самом деле исходными данными у нас были только характеристики CYCLONE (Сin=4pF, Cout=8pF) и характеристики RAM (Cin=6pF, Cout=8pF). Организация ОЗУ в проекте инициатора темы при этом осталась за кадром. Мы рассматривали (во всяком случае я) один адрес и учетверенные данные, но возможно необходимо было рассматривать увеличение емкости по адресу, т.е. еще и данные объединены? И на каких ОЗУ предполагается строить схему? Ведь существует вероятность, что заменить 4 SRAM на одну невозможно по причине отсутствия оной в природе.

 

По полигону земли могу сказать: если один слой выделен под землю и правильно выбраны конденсаторы способные гасить всплески по всем возникающим частотам (например группами 1000 пФ, 10нФ и 100 нФ), то поблем обычно нет.

Подобную задачу я бы старался выполнить на одной RAM. Места занимает меньше, дешевле, более простая трассировка. Спинным мозгом чувствую с четырьмя ОЗУ будут проблемы.

 

Надеюсь после изготовления образца CPL опишет результат (интересно какой путь он выберет)

[3.14 0]

Итак, для начала поправлюсь.

<увеличении мощьности выходного буфера - увеличение скорости нарастания фронта>

Это утверждение не верно в общем случае, просто для Spartan2 это справедливо, вот я и "рубанул".

 

В своих предидущих выкладках, забыл про задержку, вносимую выходным буфером (опять же, для Spartan2 она примерно от 0.5 до 4нс, в зависимости от выбранного тока), которую надо соответственно приплюсовывать.

 

Теперь по поводу прикрепленного текста.

Хочу подметить, что так "идеально" согласовывать, в наше время (когда появились довольно "умные" SI анализаторы) может уже и не так актуально. Раньше, разработчики старались максимально уменьшить возможное количество "отражающих" мест в линии. В настоящее время можно согласовать очень грубо и при этом результат будет схожий. Отсюда и мои утверждения о согласовании только выходного буфера. За все время общения с HyperLynx, я ни разу не заметил, чтоб его TerminateWizard мне предложил другой способ согласования, напротив, мои попытки исключить этот резистор и поставить согласующий резистор на нагрузке, приводили к худшей интерференционной картине на входном пине :( А вот если к согласованию выходного буфера добавить и согласование конца линии (входной пин), то уровень overshot падал в процентном соотношении меньше, чем просто при переходе не согласован - согласован вых. буфер. Я количественно не оценивал, но думаю это из-за статистически большего отклонения импеданса выходного буфера (до десятка Ом) от импеданса линии (десятки Ом), и соответственно импеданса нагрузки (десятки Ом) от импеданса линии.

 

Теперь по поводу первоначальной темы.

У меня был случай с тремя паралельными SRAM, правда работал только с одной, особых сложностей не заметил. Оаботает на 60МГц, никакого согласования, SI анализ даже смотреть страшно ;)

 

< если один слой выделен под землю и правильно выбраны конденсаторы способные гасить всплески по всем возникающим частотам (например группами 1000 пФ, 10нФ и 100 нФ), >

Практически, даже одних 100нФ, уже достаточно бывает. Хотите прикол, на многих наших платах стоят Spartan2-200 PQ208, работающие от 30 до 120 МГц, и они блокируются "советскими" К10-17 (6х5х7мм) :)

[3.14 0]

Забыл сразу подметить интересный момент в прилагаемой Вами "переписке".

В идеале при раздвоении линии надо ставить звезду из резисторов R=Z/3. Там этого нет, зато подмечается, время пробега по "T" отростку не более 1/10 нарастания напряжения.