Yura Gritsay 0 11 сентября, 2006 Опубликовано 11 сентября, 2006 · Жалоба Добрый день! Существует ли алгоритм выделения с data stream >> clk? И самое интересное можна ли его реализовать в цыфровом виде(в FPGA)? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
m_y 0 12 сентября, 2006 Опубликовано 12 сентября, 2006 · Жалоба Есть такие микросхемы clock recovery - выделяют clk из потока данных и делают retiming данных к выделенному clk. Как пример могу предложить посмотреть AD800, AD802 от Analog Devices. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
one_man_show 0 12 сентября, 2006 Опубликовано 12 сентября, 2006 · Жалоба В связи (в том числе в сотовой) давно широко используется код Манчестера, на приемной стороне без проблем выделяется парой-тройкой D-триггеров, на передающей - еще проще: Clk XOR Data Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yura Gritsay 0 12 сентября, 2006 Опубликовано 12 сентября, 2006 · Жалоба В точку! Спасибо! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться