Скорость симуляции

Ответить

Опубликовано 15 августа, 2006 (изменено) · Жалоба

Результаты моделирования микропроекта на верилоге.

1. проект-делитель частоты на два на d тригере

2. время функционирования - 1 секунда с частотой 1мгц

3. Симуляция нетлиста в Modelsim и ActiveHDL возможна только через VHDL.

Продукт (1) время_функционирования (2) симуляция_исходного (3) симуляция_нетлиста

1. Quartus6 (1) 1сек (2) 1минута42сек (3) 2минуты57сек

2. ModelsimAE(1ns) (1) 1сек (2) 13сек (3) 1мин20сек

3. ModelsimAE(1ps) (1) 1сек (2) 23сек (3) 1мин45сек

4. ActiveHDL71 (1) 3сек (2) 5сек (3) ---

5. ActiveHDL71 (1) 5сек (2) --- (3) 1мин33сек

Изменено 15 августа, 2006 пользователем rustelcom

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Ответить в этой теме...

× Вставлено с форматированием. Вставить как обычный текст

Разрешено использовать не более 75 эмодзи.

× Ваша ссылка была автоматически встроена. Отображать как обычную ссылку

× Ваш предыдущий контент был восстановлен. Очистить редактор

× Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.