addi II 1 13 октября Опубликовано 13 октября · Жалоба Возможно Вы правы, тяжелое решение получается Нужен конкретный буфер чтобы замедлиться(для дальней записи в память, где время записи страницы в 8912 байт - 1300 мкс) В связи с этим может кто-нибудь знает быстродействующую(около 2 нс защелкивание) SRAM на 32 МБ? Спасибо! 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 Понедельник в 07:38 Опубликовано Понедельник в 07:38 · Жалоба 18 hours ago, addi II said: Возможно Вы правы, тяжелое решение получается Нужен конкретный буфер чтобы замедлиться(для дальней записи в память, где время записи страницы в 8912 байт - 1300 мкс) В связи с этим может кто-нибудь знает быстродействующую(около 2 нс защелкивание) SRAM на 32 МБ? Опять непонятно, зачем нужно замедлится, почему именно внешний SRAM, и откуда опять эти магически 2 нс ... А чипов SRAM (QDR-II, QDR-IV) памяти навалом, и на 500MHz, и даже выше ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 1 Понедельник в 08:15 Опубликовано Понедельник в 08:15 · Жалоба Спасибо, замедлиться мне нужно чтобы записать приходящие высокоскоростные данных в NAND-Flash, у которой время записи страницы в 8192 байта равно 1300 мкс!!! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
likeasm 0 Понедельник в 11:05 Опубликовано Понедельник в 11:05 · Жалоба DDR у вас нет в системе? Обычно работы в два канала DDR хватает чтобы захватывать любые данные с АЦП на таких чипах. Из стандартного AXI Chip2Chip Bridge не подходит ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 1 Понедельник в 22:08 Опубликовано Понедельник в 22:08 · Жалоба Есть только возможности подключения, - x2 72-bit ECC DDR4 SODIMM sockets supporting memory density up to 64GB Правильно ли я понимаю что AXI Chip2Chip Bridge должен быть между JESD (входной поток с АЦП) и DDR? А почему SRAM не подойдет?, например вот эта? https://www.chipdip.ru/product/w9812g6kh-6-tray?from=suggest_product Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 Понедельник в 22:22 Опубликовано Понедельник в 22:22 · Жалоба 3 hours ago, addi II said: Есть только возможности подключения, - x2 72-bit ECC DDR4 SODIMM sockets supporting memory density up to 64GB Правильно ли я понимаю что AXI Chip2Chip Bridge должен быть между JESD (входной поток с АЦП) и DDR? А почему SRAM не подойдет?, например вот эта? Вы бы перед тем как выбирать SRAM и паять ее на Ultrascale потрудились бы - взяв карандашик и нарисовав 5-10 квадратиков (интерфейсы JESD, RAM, e.t.c. ...) и линии (со стрелочками!) с указанием входящих-выходящих в них потоков данных, их объёмов и параметров соотв. модулей из даташитов. Тогда бы вы сразу поняли что x72 DDR4-2400 может пропустить примерно в ~19 раз (при у дачном раскладе) больший поток данных чем выбранная вами SRAM ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
likeasm 0 Вторник в 06:41 Опубликовано Вторник в 06:41 (изменено) · Жалоба 8 hours ago, addi II said: Есть только возможности подключения, - x2 72-bit ECC DDR4 SODIMM sockets supporting memory density up to 64GB Правильно ли я понимаю что AXI Chip2Chip Bridge должен быть между JESD (входной поток с АЦП) и DDR? А почему SRAM не подойдет?, например вот эта? https://www.chipdip.ru/product/w9812g6kh-6-tray?from=suggest_product AXI Chip2Chip позволяет соединить два чипа по AXI MM интерфейсу, решение готовое из коробки. Если про захват данных с АЦП, то JESD -> Ваш нарезатель кадров по рангу DDR, например по 4КБайт -> demux каналов памяти с FIFO, если не хватает одного канала DDR -> далее для каждого канала DDR надо преобразовать AXI Stream в AXI MM это делают через AXI Datamover. Для Datamover придется написать FSM, который будет знать, как и сколько кадров положить в MIG DDR и куда вычитывать после захвата -> Вот теперь стоит переходить к высчитыванию из памяти и chip2chip интерфейсу. Я не писал про переход между доменами и ширину шин, которые вы должны при рисовании квадратиков проработать. ЗЫ я тоже когда-то думал про SRAM и QDR память и нашел только один плюс, простой и дешевый по ресурсам контроллер памяти против DDR. Изменено Вторник в 06:43 пользователем likeasm Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 1 Вторник в 08:10 Опубликовано Вторник в 08:10 · Жалоба 1 hour ago, likeasm said: AXI Chip2Chip позволяет соединить два чипа по AXI MM интерфейсу, решение готовое из коробки. Если про захват данных с АЦП, то JESD -> Ваш нарезатель кадров по рангу DDR, например по 4КБайт -> demux каналов памяти с FIFO, если не хватает одного канала DDR -> далее для каждого канала DDR надо преобразовать AXI Stream в AXI MM это делают через AXI Datamover. Для Datamover придется написать FSM, который будет знать, как и сколько кадров положить в MIG DDR и куда вычитывать после захвата -> Вот теперь стоит переходить к высчитыванию из памяти и chip2chip интерфейсу. Я не писал про переход между доменами и ширину шин, которые вы должны при рисовании квадратиков проработать. ЗЫ я тоже когда-то думал про SRAM и QDR память и нашел только один плюс, простой и дешевый по ресурсам контроллер памяти против DDR. Спасибо, вот я тоже не сторонник громоздких решений, но тут задача не простая, поэтому прошу совета 9 hours ago, RobFPGA said: Вы бы перед тем как выбирать SRAM и паять ее на Ultrascale потрудились бы - взяв карандашик и нарисовав 5-10 квадратиков (интерфейсы JESD, RAM, e.t.c. ...) и линии (со стрелочками!) с указанием входящих-выходящих в них потоков данных, их объёмов и параметров соотв. модулей из даташитов. Тогда бы вы сразу поняли что x72 DDR4-2400 может пропустить примерно в ~19 раз (при у дачном раскладе) больший поток данных чем выбранная вами SRAM ... да, я так и делал, просто подходящий модуль память DDR нужно заказывать и ждать, поэтому я подумал что можно попробовать обойтись SRAM уже на модуле памяти с артиксом. Витекс был бы только упавковщиком в VDIF и не делал бы необходимого торможения для памяти Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 27 Вторник в 08:32 Опубликовано Вторник в 08:32 · Жалоба On 10/15/2024 at 1:08 AM, addi II said: А почему SRAM не подойдет?, например вот эта? https://www.chipdip.ru/product/w9812g6kh-6-tray?from=suggest_product А с чего вы решили, что это SRAM ? Это древняя SDRAM. Она ничем не лучше новых DDR3/DDR4. 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 1 Среда в 07:38 Опубликовано Среда в 07:38 · Жалоба Древняя но быстродействующая, мне впритык должно хватить Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 Среда в 07:52 Опубликовано Среда в 07:52 · Жалоба 23 hours ago, addi II said: да, я так и делал, просто подходящий модуль память DDR нужно заказывать и ждать, поэтому я подумал что можно попробовать обойтись SRAM уже на модуле памяти с артиксом. Витекс был бы только упавковщиком в VDIF и не делал бы необходимого торможения для памяти "О сколько нам открытий чудных" ... Каждый раз мы узнаем новое ограничение, но так и не понятно что значит и зачем "торможение для памяти" и откуда эти мифические 2 нс, зачем нужен будет Artix если упаковщиком в VDIF будет Ultrascale, и.т.д. и.т.п. ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 1 Среда в 08:13 Опубликовано Среда в 08:13 · Жалоба 11 minutes ago, RobFPGA said: "О сколько нам открытий чудных" ... Каждый раз мы узнаем новое ограничение, но так и не понятно что значит и зачем "торможение для памяти" и откуда эти мифические 2 нс, зачем нужен будет Artix если упаковщиком в VDIF будет Ultrascale, и.т.д. и.т.п. ... Структура такая: АЦП---> JESD /GTY (сырые данные 8 бит, 15 Гбит/с)--->> Virtex (упаковка данных в VDIF пакеты размером со страницу памяти посредством BRAM(два порта 64/128 бит) )---GTY-GTP(3.5 Гбит/с)---ARTIX+w9812(буферизация для торможения перед записью в NAND)--> NAND-flash(время записи одной страницы 1300 мкс) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 27 Среда в 08:22 Опубликовано Среда в 08:22 · Жалоба On 10/16/2024 at 10:38 AM, addi II said: Древняя но быстродействующая, мне впритык должно хватить Не хватит.. Эта SDRAM память требует делать рефреш: 4K Refresh Cycles/64 mS. А у вас время записи: 1.6 mS. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 1 Среда в 09:03 Опубликовано Среда в 09:03 · Жалоба тогда получается только один вариант "торможения", - Virtex + DDR Спасибо! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 Среда в 09:08 Опубликовано Среда в 09:08 · Жалоба 59 minutes ago, addi II said: АЦП---> JESD /GTY (сырые данные 8 бит, 15 Гбит/с)--->> Virtex (упаковка данных в VDIF пакеты размером со страницу памяти посредством BRAM(два порта 64/128 бит) )---GTY-GTP(3.5 Гбит/с)---ARTIX+w9812(буферизация для торможения перед записью в NAND)--> NAND-flash(время записи одной страницы 1300 мкс) Вoт теперь чуть понятнее становится, хотя и не до конца полной ясности. Возникают как уже звучавшие вопросы - как например - зачем вам паковать 64 бит в 128 если на GTY можно подавать те же 64, (хоть это не принципиальные, а скорее дело вкуса). Так и новые - у вас входной поток на Artix 3.5 Gb/s (475 MByte/s), а скорость записи в NAND у вас получается 54 Mb/s (6.8 MByte/s). Что как бы в ~64 раза меньше. Что собираетесь делать? Запись только кусками? Или 64 канала в паралель? Зачем вам внешняя память для кадра в 8912 байт если этот буфер вполне помещается в 3 BRAM Artix? Зачем так страдать со столь медленной NAND и не будет ли проще подключить к GTY Virtex NVME SSD диск? И неужели в наше время покупка обычного DDR4 SODIMM сопряжена со столь большими проблемами? ... А вопросы про то что вы будете делать со входным потоком в 15 (8*15 ?) Gbit/s пока оставлю открытыми. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться