[Worldmaster 0]

Здравствуйте.

А кто нибудь знает как можно в тестбенче задать рандомное значение ожидания?

 

После каждой операции чтения я задаю 

wait for 100ns; 

А как сделать чтобы задержка выбиралась на угад от 100ns до допустим 2000us. ?

 

А то какая то фигня.. при статичной задержке вроде все норм, но в железе как то все не очень стабильно.

[makc 218]

LMGFY - https://vhdlwhiz.com/random-numbers/

[blackfin 25]

В Verilog'е есть системная функция $random(). Полагаю, что-то похожее должно быть и в языке VHDL.

[gin 0]

В 02.08.2024 в 16:44, Worldmaster сказал:

А кто нибудь знает как можно в тестбенче задать рандомное значение ожидания?

вот небольшой пример как я в тестбенче задавал случайную паузу:

 

rd_pause_proc : process

    --uniform
    variable seed1 : positive := 951;               -- seed1 values for random generator
    variable seed2 : positive := 532;               -- seed2 values for random generator
    variable rand  : real;   -- random real-number value in range 0 to 1.0  
    --
    variable p : natural := 0; 

begin

. . .

                UNIFORM(seed1, seed2, rand);
                p := integer(rand*real(4));
            
                wait for per_rd*p;
                req_pause <= '1';
                wait for per_rd;

. . .

end process;

 

процедура UNIFORM описана в пакете  ieee.math_real

use IEEE.math_real.all;

 

В этом примере пауза была от 0 до 3 тактов клока периодом per_rd

[Worldmaster 0]

В 07.08.2024 в 12:06, gin сказал:

процедура UNIFORM описана в пакете  ieee.math_real

Спасибо. Попробуюю