[bvn123 0]

Как сформировать несколько ВЫХОДНЫХ сигналов с задержками друг относительно друга в Quartus6?

 

В симуляторе все выходные сигналы оказались с одинаковой задержкой относительно тактового сигнала.

Перед компилированием снимал флажок с опции, запрещающей использование задержек на цепочках ячеек (Chain...(не помню точно название))

 

фрагмент в VHDL :

sig1<=not clk;

sig2<=not sig1;

sig3<=not sig2;

 

в графическом редакторе:

несколько элементов 2И-НЕ из библиотеки, соединил последовательно, с выхода каждого - pin, этот pin отражал в симуляторе.

 

Какую опцию нужно изменить?

=======

Пробовал также в VHDL:

sig<=not clk after 15 ns;

 

Quartus ошибку не выдает, но эффект задержки в симуляторе не отражается.

 

Если использовать другой редактор+симулятор, например, Active HDL, будет ли симулироваться задержка, определяемая after 15 ns, если да, то как выполнить синтез с такой задержкой для ИС Altera?

 

Спасибо.

[Kopart 0]

Как сформировать несколько ВЫХОДНЫХ сигналов с задержками друг относительно друга в Quartus6?

 

В симуляторе все выходные сигналы оказались с одинаковой задержкой относительно тактового сигнала.

Перед компилированием снимал флажок с опции, запрещающей использование задержек на цепочках ячеек (Chain...(не помню точно название))

 

фрагмент в VHDL :

sig1<=not clk;

sig2<=not sig1;

sig3<=not sig2;

 

в графическом редакторе:

несколько элементов 2И-НЕ из библиотеки, соединил последовательно, с выхода каждого - pin, этот pin отражал в симуляторе.

 

Какую опцию нужно изменить?

=======

Пробовал также в VHDL:

sig<=not clk after 15 ns;

 

Quartus ошибку не выдает, но эффект задержки в симуляторе не отражается.

 

Если использовать другой редактор+симулятор, например, Active HDL, будет ли симулироваться задержка, определяемая after 15 ns, если да, то как выполнить синтез с такой задержкой для ИС Altera?

 

Спасибо.

 

Если вам достаточно задержки при моделировании, Вы можете ее вставлять как и указалм "after X ns".

В квартусе у Вас не получилось, тк Вы скорей всего смотрели диаграмму после фитинга где их и не может остатся(те после синтеза где они игнорируются), но и при "Functional Simulation" в квартусе эти задержки тоже не работают (по отзывам людей испробовавших)

 

Поэтому (если задержка нужна только при моделировании!) Вы ее так получите, но тоько в другом симуляторе - например ModelSim или симулятор Active HDL