RobFPGA 28 14 июня Опубликовано 14 июня · Жалоба 1 hour ago, Igor657 said: а может весь протокол в этих случаях и не нужно будет реализовывать А что вы сможите выбросить из PCIe? PHY Layer? - так он должен рулить трансиверами. Data Link Layer? - так он отвечает за - обеспечение надежности передачи данных, поток данных, переупорядочение пакетов, управление и исправление ошибок ... Transport Layer? - так без него нет различных типов пакетов (Configuration, Memory, IO, Read/Write, Message), адресации и роутинга в PCIe, ... Application Layer? - так его в Hard PCIe и нет, но его вам его все одно придется писать (как и выше перечисленное) чтобы рулить каждым из этих "много NvME дисков" 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dxp 53 14 июня Опубликовано 14 июня · Жалоба AFAIK, NVMe ходит поверх PCIe, используя последний как транспорт. Т.ч. как тут без PCIe обойтись, не понятно. А софтово это делать -- это будет куда затратнее, чем аппаратный блок. И скорость из него выжимать на дешёвом чипе вряд ли получится. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BkmZZZzzz 0 5 июля Опубликовано 5 июля · Жалоба Подкидываю идею для глубокого изучения PCIe не только со стороны ПЛИС, но и со стороны хоста...интересную, но труднореализуемую. Идея заключается в реализации на ПЛИС "мимикрированной" копии стандартной PCIe карточки с одним/несколькими Ethernet-портами (например, на базе чипа Intel I350). Вот тут широчайшее поле для деятельности и убийства огромного количества времени. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 28 5 июля Опубликовано 5 июля · Жалоба 48 minutes ago, BkmZZZzzz said: Идея заключается в реализации на ПЛИС "мимикрированной" копии стандартной PCIe карточки с одним/несколькими Ethernet-портами В таком случае вы больше времени потратите на Ethernet начинку чем на PCIe. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
