Перейти к содержанию
    

PMOS NPN configuration to drive CGHV1A250F expression logic

Hello I need to represent the CGHV1A250F gate somehow in my simulation.
i sent a question to macom and i got and answer.

Macom company answered my question  as shown below the astrix.
I dont understant this answer, in the end of my circuit there is a load which is supposed to represent  CGH1A250F.
I know to know how to represent it some how.
How exactly  do i suppose to interpret this answer into a simple R or C model of the load?
*************************************
"The gate capacitance you refer to below is the absolute maximum for the part.
In real operation you should never see this value.
Here is a snapshot of the gatecurrent vs. drive-up & freq.
You may see up to 2mA if operating in saturation and depending on the frequency.
This is the typ. Max stated in the DS, you may design your circuit with a little headroom for tolerances. It is also a question if you drive the device that much into saturation."
 

22.png

11.png

Изменено пользователем sergey23

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...