[t1m013y 0]

На многих EEPROM есть вывод HOLD. В документации сказано, что он нужен для приостановки обмена данными с микросхемой без подачи высокого уровня на CS. Но почему просто не подать высокий уровень на CS, зачем именно нужно приостанавливать обмен данными, при этом имея низкий уровень на CS?

[aaarrr 68]

Промышленный стандарт времен царя Гороха, кто теперь упомнит начальный посыл? А вообще, удобно загрузку блокировать таким образом.

[t1m013y 0]

В 02.05.2024 в 19:41, aaarrr сказал:

Промышленный стандарт времен царя Гороха, кто теперь упомнит начальный посыл? А вообще, удобно загрузку блокировать таким образом.

Что именно имеется в виду под "блокировать загрузку"?

[aaarrr 68]

Just now, t1m013y said:

Что именно имеется в виду под "блокировать загрузку"?

Если процессор загружается с SPI-флеш, бывает удобно этот вывод использовать для блокировки загрузки.

[t1m013y 0]

То есть его можно просто подтянуть к питанию и не использовать (я делаю плату разработки на SRM32)?

[aaarrr 68]

Можно

[t1m013y 0]

Спасибо

[dimka76 42]

On 5/2/2024 at 7:37 PM, t1m013y said:

На многих EEPROM есть вывод HOLD. В документации сказано, что он нужен для приостановки обмена данными с микросхемой без подачи высокого уровня на CS. Но почему просто не подать высокий уровень на CS, зачем именно нужно приостанавливать обмен данными, при этом имея низкий уровень на CS?

Потому что вся логика работы интерфейса SPI в этих микросхемах привязана в сигналу CS.

Если вы поднимите CS раньше, чем закончится отправка всей последовательности команды, то прием собьётся.