Cadence-free 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Начал изучать Xilinx. Пока решил использовать ISE + modelsim. Проекты все будут писаться на verilog. Так вот возникли вопросы: 1) Имеет ли смысл использовать Active HDL. Если да то какие появяться плюсы при работе с Xilinx. 2) Для моделирования в моделсим требуется библиотека xilinxcoregen_lib. Где ее взять? Или я не правильно что-то делаю? 3) Есть ли возможность использовать в XST констрейны созданые для синопсиского дс компайлера? Если да то как? Если нет то наверно придется использовать внешний синтезатор. Какой из них (симплифай и леонардо) подерживают констрейны. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
oleg_rudakov 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Начал изучать Xilinx. Пока решил использовать ISE + modelsim. Проекты все будут писаться на verilog. Так вот возникли вопросы: 1) Имеет ли смысл использовать Active HDL. Если да то какие появяться плюсы при работе с Xilinx. 2) Для моделирования в моделсим требуется библиотека xilinxcoregen_lib. Где ее взять? Или я не правильно что-то делаю? 3) Есть ли возможность использовать в XST констрейны созданые для синопсиского дс компайлера? Если да то как? Если нет то наверно придется использовать внешний синтезатор. Какой из них (симплифай и леонардо) подерживают констрейны. <{POST_SNAPBACK}> Добрый день! Отвечу на ряд вопросов :) 1. Active-HDL - это интегрированная оболочка для HDL-проектирования и логической верификации. Имеет свой встроенный симулятор. Лично я (да и все в нашей группе разработчиков) ей пользуюсь, так как удобно вести проекты с разнородными кристаллами, моделировать их все скопом, и просто держать все компактно. К ней подключаются синтезатор (на выбор из всех возможных, включая и C++ - MG Catapult C++ :) ), средство размещения и трассировки (вот здесь надо для каждого кристалла в Вашем проекте указать конкретное P&R средство: для Xilinx - ISE/Foundation, для Actel - Libero/Designer, для Altera - Max+PLUSII/Quartus). Удобна оболочка и всякими дополнительными роскошествами. Но ModelSim к ней пристегивается только через скрипт. Хотя лично я этого не делал, поскольку в ней есть свой симулятор. Они с ModelSim мало отличаются, а если это и имеется, то в наших проектах еще не проявилось. 2. Исходный VHDL-код библиотеки можно взять в <XILINX_HOME>\vhdl\src\XilinxCoreLib. Там лежат все исходники. Просто скопируйте все в ModelSim Lib каталог и подключите эту библиотеку. 3. Ситнезаторы понимают констрейны друг друга (или с незначительными изменениям синтаксиса). Во всяком случае, -- synopsys translate_off одинаково отрабатывается всеми. XST - производная от Synopsys FPGA Compiler, который они раньше лицензировали от Synopsys и встраивали в Foundation на OEM-правах. Особенных проблем не будет. Так же можно в XST использовать и сторонний синтезатор. Любой на выбор. Лишь бы он физически был установлен на Вашей машине. Просто пробегитесь по документации XST.pdf и посмотрите атрибуты и Constraints Guide. Этого хватит для подгонки Ваших исходников... Надеюсь, что ответил... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Cadence-free 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Большое спасибо за исчерпывающие ответы. Пойду ковыряться. А вот еще вопрос. Литературки на русском ни у кого нет? По самим плисам и ISE. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
oleg_rudakov 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Большое спасибо за исчерпывающие ответы. Пойду ковыряться. А вот еще вопрос. Литературки на русском ни у кого нет? По самим плисам и ISE. <{POST_SNAPBACK}> Вся литература на русском - это перевод фирменной документации по Xilinx. На сайте www.plis.ru можно найти последние (или около того :) ) Data Sheets по основным семействам на русском и английском языках. По ISE пробегала одна книга на русском (ISE Web Edition), но там ничего собенного нет. Можно интуитивно понять все, поработав некоторое время с ISE. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
oleg_rudakov 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Забыл добавить по XilinxCoreLib... Там в папке есть файл vhdl_analyze_order. Без расширения. В нем - порядок компиляции всей библиотеки. Лучше следовать ему, а то что-то где-то заткнется... :) Желаю успеха! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
-=KiV=- 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Очень советую воспользоваться Xilinx Answer Database на их сайте. Там есть возможность поиска по решению проблем с конкретным ПО. Помнится в свое время я решил там проблему с библиотеками для Моделсима - у Xilinx в ответе на вопрос сразу был дан скрипт для переноса и компиляции библиотек в моделсим. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Cadence-free 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Почитав мнения людей повнимательней решил остановиться на: ActiveHDL + Xilinx Ise. Таким образом в ближайшее время (2-3 месяца) придется освоить эти 2 продукта. начал с ActiveHdl. Создал простенькую схему, написал тестбенч, выполнил функциональную верификацию, выполнил синтез... и все. Далее нужно выыполнить опять моделирование, вылетает ошибка # ELAB2: Fatal Error: ELAB2_0036 Unresolved hierarchical reference to "glbl.GSR" from module "testbench.dut.sum_0" (module not found). понятно, что нужно как то glbl.v прикрутить , но как??? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
oleg_rudakov 0 10 декабря, 2004 Опубликовано 10 декабря, 2004 · Жалоба Почитав мнения людей повнимательней решил остановиться на: ActiveHDL + Xilinx Ise. Таким образом в ближайшее время (2-3 месяца) придется освоить эти 2 продукта. начал с ActiveHdl. Создал простенькую схему, написал тестбенч, выполнил функциональную верификацию, выполнил синтез... и все. Далее нужно выыполнить опять моделирование, вылетает ошибка # ELAB2: Fatal Error: ELAB2_0036 Unresolved hierarchical reference to "glbl.GSR" from module "testbench.dut.sum_0" (module not found). понятно, что нужно как то glbl.v прикрутить , но как??? <{POST_SNAPBACK}> Зашел на форум на минуту, просмотреть новости. Тороплюсь, уезжаю на выходные. Проверьте ссылки на UNISIM, там все стандартные компоненты от Xilinx. Должно помочь. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vvvvv 0 13 декабря, 2004 Опубликовано 13 декабря, 2004 · Жалоба Мне кажется вообще для начинающего нет смысла связываться с ActiveHDL. Он конечно простой, но это заблуждение, что начинать надо с простого. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
3.14 0 14 декабря, 2004 Опубликовано 14 декабря, 2004 · Жалоба to Cadence-free На мой субъективный взгляд связываться сейчас с ActiveHDL Вам так же необходимо как двадцать пятый глаз ;) Сам ISE project navigator вещь довольно самодостаточная и крайне интерактивная ткнул одну кнопочку оно и синтезируется и разведется и в кристалл зальется и в симулятор отошлется. Остается только поставить Sinplify и Modelsim. А так будете заморачиватться какие библиотеки где лежат, как CoreGen-овские модули правильно моделировать и т.п. Еслиб Вы делали то для Xilinx то для Altera то еще черт знает под что, тогда другое дело. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MadMakc 0 14 декабря, 2004 Опубликовано 14 декабря, 2004 · Жалоба А на мой субьективный взгляд,а альдеком надо связываться.Ну ,правда,если у Вас усть желание бороться с "дружественным" интерфейсом Моделсима- то вперёд.Народ говорит,что он даже моделит быстрее. Но с другой стороны,зачем заморачиваться с интерфейсом,когда можно об этом забыть в альдеке и сосредоточиться на разработке схемы. Чтобы не было проблем с корегеновскими модулями- библиотеки последние к альдеку поставили и забыли. И главное,всё аккуратно раскидать по папкам.Прям в папке проекте альдека заводишь папку syntezzzzzz и хранишь там результаты синтеза.Создаешь папку implement - и заводишь там проект ISE. З.ы: Всё это носит,конечно, рекомендательный характер и на истину не претендует. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
FPGA 0 14 декабря, 2004 Опубликовано 14 декабря, 2004 · Жалоба А на мой субьективный взгляд,а альдеком надо связываться.Ну ,правда,если у Вас усть желание бороться с "дружественным" интерфейсом Моделсима- то вперёд.Народ говорит,что он даже моделит быстрее. Но с другой стороны,зачем заморачиваться с интерфейсом,когда можно об этом забыть в альдеке и сосредоточиться на разработке схемы. Чтобы не было проблем с корегеновскими модулями- библиотеки последние к альдеку поставили и забыли. И главное,всё аккуратно раскидать по папкам.Прям в папке проекте альдека заводишь папку syntezzzzzz и хранишь там результаты синтеза.Создаешь папку implement - и заводишь там проект ISE. З.ы: Всё это носит,конечно, рекомендательный характер и на истину не претендует. <{POST_SNAPBACK}> Скажу еще об одном. "Дружественный" интерфейс Моделсима - это, конечно что-то!!! Может довести до бешенства, НО... Дело в том, что моделсим официально аттестован как т.н. Sign-Off Tool, т.е. просимулированные им проекты ОДОБРЕНЫ для запуска в производство. Алдек такой сертификации не имеет. По-моему, достаточно существенно, ИМХО, конечно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться