[StewartLittle 45]

Об исследовании одного глюка в ПЛИС Gowin: https://github.com/juj/gowin_flipflop_drainer

Насколько я понял, вопрос остается открытым...

[makc 212]

32 минуты назад, StewartLittle сказал:

Об исследовании одного глюка в ПЛИС Gowin: https://github.com/juj/gowin_flipflop_drainer

Насколько я понял, вопрос остается открытым...

Вопрос открытый поскольку не хочется верить в плохое. Но наводит на размышление воспроизводимость на платах SiPeed, не может ли это быть чем-то большим, чем просто совпадение?

B непонятно, на сколько уязвимы к этой проблеме более простые варианты ПЛИС (без памяти и ядра МК).

Пока же у меня впечатление, что проблема может крыться в области питания ядра ПЛИС, особенно с учёто обозначенной автором гипотезы:

Цитата

Update 2023/01/06: The most likely cause at this point suggests that there is noticeable crosstalk/interference that is occurring between different computational units ("flipflops") inside the FPGA, which becomes much more prominent when the clock speed increases. This crosstalk causes ghosting to the neighboring cells, which can lead to a bit being incorrectly flipped in a cell. Outputting a video signal at 12.5 MHz pixel clock speed has been observed to contain this kind of ghosting (although at 12.5 MHz not yet enough to actually flip a bit). Note that this is not at all conclusive, but only a guess. A screenshot of this ghosting is shown in the above screenshot, which displays the video hsync signal before entering hsync (active high). Observe the spikes in this signal that precede the actual trigger event, which have no apparent reason as to what would cause them.

С ростом частоты растёт нагрузка на питание ядра и если топология PDN-цепей хромает и в результате там слишком большой импеданс, то нет ничего удивительного в неправильных переключениях триггеров.

[aaarrr 69]

Как-то уж слишком плохо. Надо будет попробовать добить какой-нибудь проект такой же цепочкой сумматоров.

[makc 212]

6 минут назад, aaarrr сказал:

Как-то уж слишком плохо. Надо будет попробовать добить какой-нибудь проект такой же цепочкой сумматоров.

Не просто сумматоров, а сумматоров с регистрами посередине. Но для начала нужно взять плату с правильно спроектированными цепями питания.