[pe2001 0]

Добрый день всем.

Столкнулся с непонятной проблемой...даже не проблемой, а моментом.

Изучаю работу в Vivado 2022.2 с Kintex7. Это для меня самый начальный опыт работы с Хилыми и на Вивадо вообще.

Создал простой проект: PPL с формированием двух тактовых и одной входной.

Открыл графическое представление чипа (Package) и начал искать, на какую ногу прикрутить вход PLL. Визуально все пины выглядят одинаково и интуитивно не ясно, кто из них тактовый пин (в Квартусе на счет этого хорошо).

Нашел в инете документ xc7k160tfbg676pkg.txt, в котором указана нога C8 CCLK_0 ... ну я и решил, что это ОНА. Подключил, компилю...и ошибка.

Попрыгал с бубнами, в инете нашел использование перед PLL буфера BUFG...поставил - и лучше не стало.

Решил так: пусть Вивада сама определит правильную ногу для моей задачи. Провел автоподключение пинов...и о чудо!!! всё стало Х (хорошо)!!!

При этом тактовая нога теперь - АА23, которая по доку xc7k160tfbg676pkg.txt имеет тип IO_L11P_T1_SRCC_12 ))...и глядя на эти буквы я в упор не могу найти закодированное послание о том, что сюда можно подключить PLL.

 

Огромная просьба к читателю, который в подобном вопросе компетентен и съел хотя бы пару собак: НАУЧИТЕ, КАК ОПРЕДЕЛЯТЬ, НА КАКИЕ НОГИ МОЖНО ЧТО ПОДКЛЮЧАТЬ (например, тактовые, диф.пары LVDS и т.п.) ((

[des00 25]

эмм, как на любой другой плис: найти файлик распиновки и прочитать что же значат ноги в этом корпусе?

6 minutes ago, pe2001 said:

НАУЧИТЕ, КАК ОПРЕДЕЛЯТЬ, НА КАКИЕ НОГИ МОЖНО ЧТО ПОДКЛЮЧАТЬ (например, тактовые, диф.пары LVDS и т.п.) ((

 

[pe2001 0]

5 минут назад, des00 сказал:

эмм, как на любой другой плис: найти файлик распиновки и прочитать что же значат ноги в этом корпусе?

 

xc7k160tfbg676pkg.txt - этот?

 

P.S.: я раньше имел дело с Альтерой, и в Квартусе даже не заморачиваясь на даташиты, настраивал ноги, т.к. там интуитивно понятный интерфейс.

P.P.S.: тем более на пробном проекте, где абсолютно не важно, какая схема на плату ))

Изменено 5 мая, 2023 пользователем pe2001

[blackfin 32]

On 5/5/2023 at 6:17 PM, pe2001 said:

... глядя на эти буквы я в упор не могу найти закодированное послание о том, что сюда можно подключить PLL.

Вот тут про MRCC/SRCC и про пины: UG472 и UG475

[RobFPGA 35]

40 minutes ago, pe2001 said:

Открыл графическое представление чипа (Package) и начал искать, на какую ногу прикрутить вход PLL. Визуально все пины выглядят одинаково и интуитивно не ясно, кто из них тактовый пин (в Квартусе на счет этого хорошо).

В  Vivado с этим тоже  неплохо. Открываете Elaboration или Synthesis Design, вкладку Package Pins внизу  и  видите описание  пинов по вcем банкам, их тип, diff. I/O Std,  итд. итп. ...   Там же и назначить их можно.  
Ну а  что значат те или иные типы пинов - MRCC, SRCC ... тут, как и советовали выше , надо читать доки на свою FPGA.    

[Alex77 4]

Вы меня удивлять....

В окне (Package Pins) есть куча столбцов  , там можно выбрать сортировку ( клыцая по заголовку), а ещё там есть столбец "Clock" а там значения MRCC и SRCC ....(главная тактовая и вторичная). Столбец "port" выбираем цепь. ДЛя удобства разгруппировать выводы по банкам (4 кнопка слева начина с лупппы).

[pe2001 0]

Всем спасибо.