Поддержка VHDL в PDS/ADS от PangoMicro

Ответить

makc 212

10 января, 2023

Опубликовано 10 января, 2023 · Жалоба

Приветствую уважаемых участников форума!

Внезапно выяснилось, что синтезатор ADS из комплекта PDS_2021.1 не поддерживает синтез VHDL от слова совсем. Проблема в том, что есть ряд старых отлаженных модулей, которые хотелось бы использовать без переписывания на Verilog/SystemVerilog и повторной отладки всего этого хозяйства. Как вы выходите из этого положения? Может быть есть хорошие (проверенные) конвертеры для маршрута VHDL=>Verilog?
Пока нашёл маршрут конвертации с помощью ghdl и yosys, но ещё не пробовал.

@Gas Wilson, обещают ли разработчики поддержку VHDL в будущих версиях ADS? Или может быть уже есть бета с такой поддержкой?

PS: Проект собирается для Logos2 и поэтому, на сколько я понимаю, вариант откатиться на PDS с Synplify не подходит. Проверить пока не могу, т.к. работа идёт под Linux.

Цитата

Поделиться сообщением

Ссылка на сообщение

Поделиться на другие сайты

Gas Wilson 62

11 января, 2023

Опубликовано 11 января, 2023 · Жалоба

On 1/10/2023 at 1:07 PM, makc said:

@Gas Wilson, обещают ли разработчики поддержку VHDL в будущих версиях ADS? Или может быть уже есть бета с такой поддержкой?

PS: Проект собирается для Logos2 и поэтому, на сколько я понимаю, вариант откатиться на PDS с Synplify не подходит. Проверить пока не могу, т.к. работа идёт под Linux.

Нет, планов таких у них нет.

Вопрос с Synplify не решился? 🙂

Цитата

Поделиться сообщением

Ссылка на сообщение

Поделиться на другие сайты

makc 212

11 января, 2023

Опубликовано 11 января, 2023 · Жалоба

44 минуты назад, Gas Wilson сказал:

Нет, планов таких у них нет.

Жаль, конечно. Наследие на VHDL ещё долго будет давать о себе знать.

45 минут назад, Gas Wilson сказал:

Вопрос с Synplify не решился? 🙂

Synplify это не совсем решение, т.к. при отсутствии поддержки синтез под будущие ПЛИС будет невозможен, да и качество синтеза под Logos2 вызывает вопросы.