[Серокой 0]

On 3/16/2023 at 12:11 PM, vsrb said:

УРА! Вы мой спаситель! Меняешь запятую на точку и все проблемы как рукой снимает! Супер! Спасибо!

 

А там есть кнопка "Generate" или что-то вроде? Я параметры настроил на Phy-only, и всё... А что дальше, непонятно. ( Хелп на чистом китайском, красота!

 

А, кнопка появилась... После перегенерации заново. Проблема ушла. )

[PincerBeetle 0]

Здравствуйте!

Подскажите, пожалуйста, по доставаемости отладок ALINX на PangoMicro для физ лиц. Вот в официальном аккаунте ALINX на Алиэкспресс по соответствующим вкладкам ничего нет. Есть, конечно, другие магазины, но не хочется остаться без возможной поддержки и наткнуться на контрафакт.  Может у кого был опыт покупки в подобных магазинах данных отладок? 

Спасибо!

[Серокой 0]

On 3/15/2023 at 2:09 PM, vsrb said:

Кто-нибудь уже пробовал запускать DDR3 на Logos2?

> E: Place-0006: The xDDR3/u_ddrphy_top/ddrphy_slice_top/i_ca_group[0].u_tserdes_ca0/oserdes_inst cannot be placed.

 

А эту ошибку у вас получилось обойти в итоге?

 

У меня такая же, правда, я использую только PHY, а сам контроллер мой, но, видимо, дело не в этом...

[vsrb 1]

23 hours ago, Серокой said:

А эту ошибку у вас получилось обойти в итоге?

 

У меня такая же, правда, я использую только PHY, а сам контроллер мой, но, видимо, дело не в этом...

У меня в итоге все ошибки ушли после перехода с запятой на точку в качестве разделителя дробной части.

Было еще две проблемы, из-за которых у меня не заводился DDR PHY:

1. Сигнал dbg_ddrphy_rst_n был установлен в 0 (тоже сбрасывает весь IP-блок, изменил на 1)

2. По каким-то причинам IP Wizard сгенерировал IP-ядро, в котором часть настроек по задержкам (типа PHY_TXPR, PHY_TRFC и пр.) установлены в 0. Из-за этого не проходила калибровка памяти.

Вторая проблема решилась удалением IP-ядра из проекта и генерацией через IP Wizard заново.

Сейчас калибровка проходит успешно (ddr_init_done в активном уровне), тест памяти пока не проводил.

[MartensA93 0]

Добрый день!
Кто-нибудь находил UG040008_Logos2系列FPGA高速串行收发器(HSSTLP)用户指南v1.6, на английском языке, а также такой вот документ UG041004_Logos2_HSSTLP_IP_UserGuide ?
Разбираюсь с HSSTLP ядром, а там ссылок полно на последний указанный мною документ. В сети ничего не нашел. Заранее благодарю.🙂

[Gas Wilson 67]

Titan2 Series FPGA Configuration User Guide

UG050005_Titan2 series FPGA configuration (configuration) user guide V1.0 innek.pdf

[Gas Wilson 67]

On 4/21/2023 at 11:59 AM, MartensA93 said:

Добрый день!
Кто-нибудь находил UG040008_Logos2系列FPGA高速串行收发器(HSSTLP)用户指南v1.6, на английском языке, а также такой вот документ UG041004_Logos2_HSSTLP_IP_UserGuide ?
Разбираюсь с HSSTLP ядром, а там ссылок полно на последний указанный мною документ. В сети ничего не нашел. Заранее благодарю.🙂

Добрый день. Первый документ будет чуть позже.

UG041004_Logos2_HSSTLP_IP_innek.pdf

[MartensA93 0]

18 часов назад, Gas Wilson сказал:

Добрый день. Первый документ будет чуть позже.

UG041004_Logos2_HSSTLP_IP_innek.pdf 1.79 МБ · 3 загрузки

Здравствуйте! Спасибо большое)

[Zig 39]

В 15.02.2023 в 13:24, StewartLittle сказал:

Я запросил, жду...

Удалось получить BSDL файлы?
Интересуют на серию Compact и Titan2.

[StewartLittle 45]

В 11.05.2023 в 10:43, Zig сказал:

Удалось получить BSDL файлы?
Интересуют на серию Compact и Titan2.

А их не надо получать - они вместе со средой PDS инсталлируются.

Смотрите, например, в папке ..\arch\vendor\pango\compact\common\tile_based\valence\parts\pgc7k\bsm\

[Zig 39]

19 минут назад, StewartLittle сказал:

А их не надо получать - они вместе со средой PDS инсталлируются.

Спасибо!
А я их по расширению *.bsd* искал. А оказывается они *.bsm

[Zig 39]

А как получить Post-configuration BSDL файл?
У Xilinx для этого нужно запустить BSDLAnno. А что запустить в PDS?

В файле BSDL для чипа PGC1KG_LPG144 написано:

-- ********************************************************************
-- *                                                                  *
-- *                           IMPORTANT                              *
-- *                                                                  *
-- * The following is a BSDL file that tests all of the I/O pins      *
-- * as bi-directional pins. The functionality of the BSCAN register  *
-- * for this device is dependent of the pattern programmed into the  *
-- * device. If the device is configured to use LVDS pairs or VREF    *
-- * signals, an application specific BSDL file is required.          *
-- *                                                                  *
-- ********************************************************************

А как получить этот "application specific BSDL file"?

[Gas Wilson 67]

UG30004 - Compa Series CPLD configuration user guide https://disk.yandex.ru/i/nfSRF2HLCqWVpA

 

[MartensA93 0]

Здравствуйте! Нужна помощь, есть проблема с настройками в IP Compiler. В частности, когда настраиваю ядро HSST(версия 1.5а) или PLL, то при изменении какого-либо параметра, появляется ошибка (пример ошибки приложил). Параметр при этом меняется, но при конфигурации ядра, большая часть настроек остается по дефолту. Кто-нибудь сталкивался с подобным, может для полноценной работы не хватает каких либо библиотек под win? Работаю в PDS 2022.2-rc2, на  Windows 10 Pro ver. 20H2.
Заранее спасибо!

Изменено 2 июня, 2023 пользователем MartensA93

[des00 25]

4 minutes ago, MartensA93 said:

Здравствуйте! Нужна помощь, есть проблема с настройками в IP Compiler.

вроде в этой теме писали, что надо сменить разделитель в ОС, не понимает он толи запятую, толи точку.