[_andrew_ 0]

Можно ли малой кровью перенести проект из Xilinx ISE 8.1 в FPGAAdv??

Проект содержит sch + vhdl. VHDL переностится просто:) а вот sch не получается, да структуру проекта хотелось бы сохранить...

[oval 0]

Можно ли малой кровью перенести проект из Xilinx ISE 8.1 в FPGAAdv??

Проект содержит sch + vhdl. VHDL переностится просто:) а вот sch не получается, да структуру проекта хотелось бы сохранить...

 

Думаю схематику .sch конвертировать вряд-ли удасться. Я конвертеров не встречал. Структуру ИМХО заново рисовать придеться.

[_andrew_ 0]

А можно заставить ISE в качестве редактора брять не свой а HDS менторовский?? :)

[oval 0]

А можно заставить ISE в качестве редактора брять не свой а HDS менторовский?? :)

 

Если речь идет о редакторе схем (В HDL Designer'е это редактор блок схем (Block Diagram)), то тривиальным способом нельзя. В принципе рисовать в базисе примитивов Xilinx можно, но этот базис (библиотеку элементов Xilinx) придется создавать "ручками" (по крайней мере графические изображения (УГО)). Судя по Вашим вопросам, Вам это и не требуется. :) Просто делайте все в HDL Designer'е c самого начала.

[fill 2]

Можно ли малой кровью перенести проект из Xilinx ISE 8.1 в FPGAAdv??

Проект содержит sch + vhdl. VHDL переностится просто:) а вот sch не получается, да структуру проекта хотелось бы сохранить...

 

1. В ISE создайте структурный VHDL (например View_HDL_Functional_Model на каждом уровне иерархии, может есть и др. варианты сразу создать один иерархический HDL файл, я к сожалению не знаток ISE).

2. Импортируйте его в HDL_Designer

3. Сделайте в HDL_Designer на нем команду Conver_to_Graphics. Получите например Block_Diagram, это фактически схемный вид. Если перед этим перенести из Xilinx библиотеку примитивных компонентов, то итоговый вид будет почти совпадать с исходным в ISE.

Вся исходная иерархия проекта сохраняется.

[_andrew_ 0]

Можно ли малой кровью перенести проект из Xilinx ISE 8.1 в FPGAAdv??

Проект содержит sch + vhdl. VHDL переностится просто:) а вот sch не получается, да структуру проекта хотелось бы сохранить...

 

Если перед этим перенести из Xilinx библиотеку примитивных компонентов ...

 

а как ее перенести?

[fill 2]

Можно ли малой кровью перенести проект из Xilinx ISE 8.1 в FPGAAdv??

Проект содержит sch + vhdl. VHDL переностится просто:) а вот sch не получается, да структуру проекта хотелось бы сохранить...

 

Если перед этим перенести из Xilinx библиотеку примитивных компонентов ...

 

а как ее перенести?

 

Symptoms

How to compile the Xilinx Unisim, Simprim, and Coregen simulation libraries for HDL Designer Series

 

 

Trying to compile Xilinx Unisim, Simprim, and CoreGen libraries

Solutions

Best method (For HDL Designer Series versions 2004.1 and later):

 

Starting in HDL Designer Series 2004.1, a task has been created that will compile all of the necessary libraries for you. Here is the way to set this up

 

First make sure that the tasks window is open (View --> Subwindows --> Tasks and Templates).

Double-click the "FPGA Library Compile" task.

This will open up a dialogue box for you to enter in the FPGA technology that you are compiling for. In this case you would enter in Xilinx and then click the "Compile/Update" button.

Put in the path to ModelSim and select the languages you want to compile for.

If you intend on directly instantiating Unisim components on your block diagrams in HDS then make sure to check the box for "Import Unisim Library for Instantiating in Designs".

Select a path for the location of the compiled libraries and hit Run.

 

Графику символов естественно придется подправить.