[sazh 3]

Остается спросить. А как это сделать по рекомендованной схеме на микроконтроллере.

[ArAhis 0]

Вопрос: есть ли вероятность того, сигнал 00, сверх-семплированный, допустим в 5 раз быстрее будет принят как 00001 00000, при условии, что 5-й бит попадет на переход 1-й ноль -> 2-й ноль?

[Gate 0]

Похожая задача обсуждалась пару месяцев назад в теме о приеме lvds потока данных без клока. Кто-то тогда дал ссылку на вот этот Очень Полезный Application Note (для fpga без встроенных схем с CDR).

xapp224.pdf

xapp224.zip

[sK0T 0]

Вопрос: есть ли вероятность того, сигнал 00, сверх-семплированный, допустим в 5 раз быстрее будет принят как 00001 00000, при условии, что 5-й бит попадет на переход 1-й ноль -> 2-й ноль?

 

Э-э-э? А почему у меня переход ноль—ноль не вызывает на осцилограмме ну никаких отклонений от прямой? :-)

[ArAhis 0]

Вопрос: есть ли вероятность того, сигнал 00, сверх-семплированный, допустим в 5 раз быстрее будет принят как 00001 00000, при условии, что 5-й бит попадет на переход 1-й ноль -> 2-й ноль?

 

Э-э-э? А почему у меня переход ноль—ноль не вызывает на осцилограмме ну никаких отклонений от прямой? :-)

эт хорошо!

это справедливо для всех внутренних сигналов ПЛИС?

[sK0T 0]

Вопрос: есть ли вероятность того, сигнал 00, сверх-семплированный, допустим в 5 раз быстрее будет принят как 00001 00000, при условии, что 5-й бит попадет на переход 1-й ноль -> 2-й ноль?

 

Э-э-э? А почему у меня переход ноль—ноль не вызывает на осцилограмме ну никаких отклонений от прямой? :-)

эт хорошо!

это справедливо для всех внутренних сигналов ПЛИС?

 

Ну как Вы наверное понимаете, гарантий того, что какая-то линия внутри ПЛИС будет строго ноль нет ни у кого. ;-)

 

А вот то, воспринимать единичный бит за переход или нет — вопрос конкретных статистических характеристик сигнала и устройства…