[flammmable 4]

Часто, когда речь заходит про целостность сигналов, находится мудрец с седой бородой и усами Фу Ман Чу, который обязательно расскажет про высверливание стабов в переходных отверстиях. При этом он будет рассыпать терминами LPDDR4, PCI-Egen4, потери -20дБм, четверть-волновой шлейф, в предельном случае ещё может вытащить на свет диаграмму Смитта. Но у меня возникает вопрос: вот, к примеру, материнская плата GIGABYTE B550 с четырьмя запараллелеными слотами PCI-Egen4 и четырьмя запараллелеными слотами DIMM под DDR4. В каждом незанятом слоте по несколько десятков контактов, длинной миллиметров по 5 каждый, которые торчат вверх и терминированы... воздухом. И ничего - всё работает. Понятно, что если постараться, можно и хрен сломать, и наделать переходных отверстий со стабами через каждый сантиметр полуметровой шины, ведущей к DDR4 - и ничего не будет работать. Но если не возводить тупость в абсолют. К примеру, на каждой дорожке всего по три переходных отверстия - под процессором, под памятью и ещё одно где-нибудь в середине. В таком случае, по вашему опыту, насколько критичны стабы в переходных отверстиях?

[yes 5]

PCIe и DDR4 не паралельны - это соединения point2point

[Aner 4]

Для DDR4 и тп, скоростных трасс, критичны и даже оч. Просто проверьте в гиперлинксе или сигрити.

[flammmable 4]

12 hours ago, yes said:

PCIe и DDR4 не паралельны - это соединения point2point

Ладно, по поводу PCIe я ляпнул не подумав. Но вот в даташите на Core-i7 распиновка (стр.85): 64 штуки SA_DQx и 64 штуки SB_DQx. А вот в том же даташите блоксхема (стр.10) про два канала памяти и два модуля на каждый из каналов. Абсолютно очевидно, что для планок DDR нет никакого point2point. Как вы это объясните? :)

[yes 5]

надо бы схему с проводками (принципиальную, и возможно с разъяснениями - какие там терминаторы, как выровнены сегменты дорожки на каждой линии и т.п.), а это логическая схема, которая не показывает.

я не имел дела с проектированием плат под DIMMы, но для упрощения разводки DDR3 (именно платы PCB) их савят point2point (ну а адреса/команды - односторонние сигналы - можно либо Т-образной топологией, либо там специальный механизм компенсирующий задержку распространения)

то есть логически можно вешать несколько DDR на одну DQ - но из-за усложнения разводки платы смысла этого делать мало

 

 

[flammmable 4]

1 hour ago, yes said:

это логическая схема, которая не показывает.

Эта логическая схема показывает главное: условный контакт на процессоре SA_DQ[0] соединён с двумя контактами в двух разных разъёмах DIMM, причём в одном из разъёмов может отсутствовать планка памяти и контакт в нём будет торчать из дорожки, по сути, в воздух на несколько миллиметров. При этом, система в целом будет работать.

1 hour ago, yes said:

я не имел дела с проектированием плат под DIMMы, но...

Это важное уточнение :)  

1 hour ago, yes said:

то есть логически можно вешать несколько DDR на одну DQ - но из-за усложнения разводки платы смысла этого делать мало

Серьёзно? То есть двухканальный контроллер памяти, поддерживающий четыре модуля DIMM - малоосмысленен, но от чего-то такую конфигурацию пихают почти в каждый процессор и почти в каждую материнскую плату, например, в вышеупомянутую GIGABYTE B550 (можно пройти по ссылке и убедиться)?

 

 

 

 

[iiv 18]

ИМХО, все может получиться, если хорошо думать. Я однажды и далеко не с первого раза развел плату с процом, LPDDR2 (333МГц) и парой десятков LVDC, по которым шли 5ГБит/с просто внавал на четырехслойке не выравнивая дорожки, но делая их минимально короткими. Для этого пришлось поставить ADC(Top) CPU(Bot) LPDDR2(Top), так, что они были с разных сторон и перекрывались. Все работало. Тут в форуме было много холивара по этому поводу, особенно когда я степдаун поставил под пузом CPU, так как не вписывался в 6А/1В по питанию. Единственно на что попал - на наглухо забиваемые отверстия, чтобы отверстие можно было в пад для БГА ставить.

 

Но, ИМХО, надо просто на все очень внимательно смотреть, и, где-то да можно сильно упростить и удешевить техпроцесс. Он этого обычно все и пляшут.

[yes 5]

2 hours ago, flammmable said:

Серьёзно? То есть двухканальный контроллер памяти, поддерживающий четыре модуля DIMM - малоосмысленен, но от чего-то такую конфигурацию пихают почти в каждый процессор и почти в каждую материнскую плату, например, в вышеупомянутую GIGABYTE B550 (можно пройти по ссылке и убедиться)?

да ну?

большинство систем вообще одноранговые, то есть не DIMM, а вообще одна микросхема SDRAM подключена к контролеру. ПК это очень маленькая часть применения SDRAM

[flammmable 4]

35 minutes ago, yes said:

большинство систем вообще одноранговые, то есть не DIMM

Здесь вы правы. Большинство (33,6%) DRAM установлено в мобильных устройствах.  

35 minutes ago, yes said:

ПК это очень маленькая часть применения SDRAM

А здесь вы ошибаетесь. PC DRAM - 18,3% рынка, плюс 27,3% - серверная память.  Итого 45,6% - на модулях.