[Лёха 0]

Посчитать не влом. Вопрос про корректность и надёжность работы при использовании PCI клока.

Говорят, что этот клок не шибко стабилен и на некоторых материнках может заметно отличаться

от 33 МГц. Кто-нибудь в серийных изделиях использовал его для UART-ов ?

 

А двух клоковых доменов боюсь как огня, так как никогда не сталкивался с такой ситуацией.

Но если надо - освоим.

[klop 0]

Посчитать не влом. Вопрос про корректность и надёжность работы при использовании PCI клока.

Говорят, что этот клок не шибко стабилен и на некоторых материнках может заметно отличаться

от 33 МГц. Кто-нибудь в серийных изделиях использовал его для UART-ов ?

 

А двух клоковых доменов боюсь как огня, так как никогда не сталкивался с такой ситуацией.

Но если надо - освоим.

 

Тогда может лучше внешний генератор + ресинхронизатор внутри FPGA.

[oval 0]

Товарищи, а если FPGA (ACEX) висит на PCI, то чем лучше тактировать

UART (использовать PCI клок или внешний завести) ?

 

Практика показывает, что в таком случае лучше использовать отдельный генератор.

Насчет нескольких тактовых доменов, ничего страшного там нет, просто нужно внимательно и правильно реализовывать переход между ними.

[sazh 5]

Проще Для Вас От PCI клок взять. А вообще все равно, сколько там генераторов на плате. А UART и подавно все равно. Обмен асинхронный (не путать с синхронным проектом).

[Лёха 0]

to sazh:

 

Не совсем понял. Например, я рассчитаю свой UART для работы с 33 МГц, а на какой-нить мамке частота

окажется больше или меньше или вовсе прыгать будет. Разве устройство на другом конце провода сможет

корректно принимать мои данные (а моё устройство его данные, соответственно) ?

 

to oval:

 

Отдельный клок имеется. Может знаете где почитать про работу с несколькими доменами (ссылки, книги...).

[sazh 5]

Не совсем понял. Например, я рассчитаю свой UART для работы с 33 МГц, а на какой-нить мамке частота

окажется больше или меньше или вовсе прыгать будет. Разве устройство на другом конце провода сможет

корректно принимать мои данные (а моё устройство его данные, соответственно) ?

///////////////////////////////////////////////////

Если верить Гуку, сравнивают скорость передачи. Рассогласование не более 1%.

Вот и считайте.

[oval 0]

to oval:

 

Отдельный клок имеется. Может знаете где почитать про работу с несколькими доменами (ссылки, книги...).

 

Попробуйте здесь на форуме поискать. Были ссылки, посмотрите здесь, основная информация правда на английском.

[Лёха 0]

Если верить Гуку, сравнивают скорость передачи. Рассогласование не более 1%.

Вот и считайте.

 

Так ведь при серьёзном изменении PCI клока поплывёт скорость передачи.

Или я не прав ?

[sazh 5]

Вы правы. всегда найдутся любители журнала Upgrade. Любители разгона. При котором и шину PCI можно задрать до неприличия. У Вас АСЕХ. С градацией 2 у него выше 34 мГц врядли что выйдет.

Решайте сами. Или под Вашу частоту PCI, или под 33 мГц проект подстраивать или внешний генератор.

[Oldring 0]

Вы правы. всегда найдутся любители журнала Upgrade. Любители разгона. При котором и шину PCI можно задрать до неприличия. У Вас АСЕХ. С градацией 2 у него выше 34 мГц врядли что выйдет.

Решайте сами. Или под Вашу частоту PCI, или под 33 мГц проект подстраивать или внешний генератор.

 

PCI Specification 3.0

 

In general, all PCI components must work with any clock frequency between nominal DC and 33 MHz.

 

То есть, использовать клок PCI для применений, в которых важен точный тайминг, по спецификации PCI недопустимо.

 

И, кстати,

 

The clock frequency may be changed at any time during the operation of the system so long as the clock edges remain "clean" (monotonic) and the minimum cycle and high and low times are not violated.

[DeadMoroz 0]

я использовал PCI клок для UART в двух проектах, работает. Но нюансов с разгоном не учитывал

[rv3dll 0]

насчёт того, что не должно быть сбросов полностью согласен. Передатчик должен каждый раз полностью сбрасываться по записи в SBUF передаваемого байта, а приёмник как внешнетактируемое устройство должен иметь нециклящийся алгоритм.

 

И всётаки из всего вышеперечисленного не могу понять как обеспечить приём в том случае , если длина стоп бита равна длине бита данных и идёт непрерывный поток? .

[sazh 5]

насчёт того, что не должно быть сбросов полностью согласен. Передатчик должен каждый раз полностью сбрасываться по записи в SBUF передаваемого байта, а приёмник как внешнетактируемое устройство должен иметь нециклящийся алгоритм.

 

И всётаки из всего вышеперечисленного не могу понять как обеспечить приём в том случае , если длина стоп бита равна длине бита данных и идёт непрерывный поток? .

 

Здесь уже давно рассмотрели все возможные реализации асинхроного обмена. О каком внешнетактируемом приемнике идет речь.

[Kopart 0]

И всётаки из всего вышеперечисленного не могу понять как обеспечить приём в том случае , если длина стоп бита равна длине бита данных и идёт непрерывный поток? .

Стандартная ситуация. Нужно обработать в конце стопового перед новым стартовым.

[rv3dll 0]

Стандартная ситуация. Нужно обработать в конце стопового перед новым стартовым.

 

ага найди тут информацию 01010101011101010101011101010101010101010101? - это уже после мажоритирования

 

тут есть старт стоп и 8 бит данных без чётностей