[vladimir1984 0]

Привет всем!

Я проектирую 12 битный АЦП последовательного приближения (Successive Approximation) на основе параллельного ЦАП на коммутирующих переключателях (Charge Redistribution DAC). Технология 0.18мкм BiCMOS. Проблема в том, что опыта у меня немного, и результаты пока неважные при моделировании технологических разбросов по Monte Carlo в Cadence - интегральная нелинейность более 4LSB. Еще для уменьшения площади кристалла я разбил массива ЦАП на 2 части и добавил аттенюирующий конденсатор, но в такой конфигурации результаты еще хуже. Мне нравиться эта архитектура тем что не нужны отдельные схемы Sample&Hold. Я читал, такие АЦП с разрядностью более 10 бит проектируют с автокалибровкой, триммингом или какими-то алгоритмами цифровой коррекции. Может ли кто-нибудь с более большим опытом подсказать мне как решить эту проблему, или дать ссылку на полезную в этом деле литературу.

Заранее благодарен