[gosha 0]

Xilinx, simulink на выходе DDS осциллограф показывает постоянку.

Что делаю не так?

(Прикрепленная модель)

 

tone_xilinx.slx

[quato_a 3]

смотря в каком режиме включили DDS - с внутренним аккумулятором фазы или нет. если без него, то нужно формировать мгновенную фазу самостоятельно и тогда на выходе будет гармонический сигнал, иначе будет постоянный уровень cos/sin конкретной фазы на входе.

[gosha 0]

14 minutes ago, quato_a said:

смотря в каком режиме включили DDS - с внутренним аккумулятором фазы или нет. если без него, то нужно формировать мгновенную фазу самостоятельно и тогда на выходе будет гармонический сигнал, иначе будет постоянный уровень cos/sin конкретной фазы на входе.

Спасибо !

Думаю, где- то глобальных в параметрах ошибка, патамучто Sin -> gateway_in -> gateway_out-> осциллоскоп тоже постоянка. Если подать напрямую, то синусоида.

Только начинаю осваивать xilinx sysgen :o(

 

[Skryppy 1]

В настройках модели исправил  шаг дискретизации 1/30.73 (у вас был по умолчанию 0,001). Собрал модель управляемого и неуправляемого DDS. (Раскоментить блоки можно сочетанием клавиш Ctrl + Shift + X ).

dds_inet.rar

[gosha 0]

On 12/26/2020 at 10:55 PM, Skryppy said:

В настройках модели исправил  шаг дискретизации 1/30.73 (у вас был по умолчанию 0,001). Собрал модель управляемого и неуправляемого DDS. (Раскоментить блоки можно сочетанием клавиш Ctrl + Shift + X ).

dds_inet.rar 33.67 kB · 2 downloads

Спасибо !

Необходимо, чтобы частота задавалась снаружи DDS: хотелось бы чтобы модель по минимуму отличалась о реализованного ФАПЧ в ПЛИС .

Возможно ли, чтобы в simulink частота (PINC) задавалась от внешнего сумматора (константа + выход петлевого фильтра)  вместо VCO (прикрепленная картинка_2 ниже) ?

Желательно, чтоб частота DDS задавалась внешней константой.

Конфигурирую DDS : Phase_generator_and_SIN_COS_LUT. 

В ПЛИС DDS частоту генерирует, а в модели нет.

Думаю, что- то делаю не так, что при одинаковых настройках в модели постоянная( желтая и синяя горизонтальная на прикрепленной картинке )

tone_xilinx.slx

[Skryppy 1]

Так в той модели частота итак задаётся снаружи.

[gosha 0]

56 minutes ago, Skryppy said:

Так в той модели частота итак задаётся снаружи.

Спасибо !

В модели DDS сконфигурирванн в режим CONFIG.

В прикрепленной желаемой модельке и в ПЛИС - в режиме STREAM phase_increment.

Хотелось минимальное отличие модельки от ПЛИС.

Вопрос: режиме STREAM phase_increment, valid<='1' : DDS в simulink не генерирует SIN ?

А ПЛИС генерирует при аналогичных данных на входе !

Или "не умею готовить" ?

Или так и задумано в simulink ?

 

[Skryppy 1]

В режиме Stream valid всегда должен быть равен 1.  Чтобы valid все время не дергать.