[demidrol 0]

поскажите, можно ли как-то заставить Modelsim игнорировать в путях выражения типа generate? К примеру, чтобы пути к экземлярам core в приведенном коде

core_inst: if CFG_CORE = 1 generate
  core_loop: for i in 0 to 3 generate
    core0 : core generic map (...) port map (...);
  end generate;
end generate;

выглядели так:

/core0_0
/core0_1
/core0_2
/core0_3

А не так:

/core_inst/core_loop(0)/core0
/core_inst/core_loop(1)/core0
/core_inst/core_loop(2)/core0
/core_inst/core_loop(3)/core0

 

[des00 25]

нет. и это не фишка моделсима, это стандарт.

[demidrol 0]

ясно. Т.е. это DC ерундой страдает с иерархией? Хотя какие могут быть иерархические единицы в физдизайне, связанные с циклами или if-else блоками?