[Some_Alex 0]

Здравствуйте. Может ктото имел опыт работы с несколькими приемопередатчиками работающими на разных скоростях и раскидаными по банкам GX блока? Я в этих делах малоопытен.

Есть Cyclone V GX (5CGXFC7D6) на два его GX банка приходят 5 приемопередатчиков. В первом банке 3 канала (0,1=2Гбит, 2=1Гбит), во втором банке 2 канала (3,4=1Гбит). Хотелось бы чтобы данные с Native PHY приходили в одном формате.(20 бит на канал допустим)

Есть несколько вопросов по тому как организовать работу этих приемопередатчиков:

1) Сколько Native PHY, PLL, Reset, Reconfig контроллеров использовать и как их соединять?

2) Какие PLL использовать (внутренние в GX блоке или внешние)?

3) Нужно ли использовать bonded mode и как организовать развязку клок?

[new123 0]

3) bonded практически уверен что надо. как в pcie, 8 линий на 2 банка. Развязка клока делается согласно мануалу. Через 1 - 4 линии, но вроде как, если NATIVE правильно сделать, bond сам подымется, во время компиляции он должен сообщить, главное не занимать связующие банки трансиверы (1-4)
2) Про какие PLL речь? чтобы затактировать TX, а от него и RX? Не помню как точно, но вроде у NATIVE нет своего pll, поэтому нужно заюзать еще корку transciever pll, но это надо уточнить.
1) reconfig контроллер много не впихнешь, он делается один на всю сторону чипа, но в нем нужно задать конфиг группировки линий в строчке ввода через запятую

 

update
2) Прошу прощение. Посмотрел документацию, у Native своя pll, нужно подать только reference clock на нее. Перепутал с Custom

Изменено 12 августа, 2020 пользователем new123