[MaximBorzov 0]

Компания: https://kraftway.ru

Метро Алексеевская. 

Проект: прошивка микроконтроллера SSD накопителя.
У нас сейчас первая версия микроконтроллера приехала из Тайваня.
Сейчас задачи планируются на разработку второй версии, с учетом "особенностей" первой и изменений в технологии).
Также есть планы по созданию СХД на базе наших ssd, там будет Linux.

Задачи на команду на данный момент:
Создание высокопроизводительного и оптимизированного встроенного ПО.
Разработка обособленных программных модулей с учетом особенностей микропроцессорных архитектур ARM (Cortex A53/R5 на Xilinx Zynq/Ultrascale+).

RISC-V  в приоритете.

Создание встроенного ПО (firmware для аппаратных устройств), работающего в окружении BareMetal и RTOS.
Покрытие модулей unit-тестами, функциональными тестами, тестами производительности.
Взаимодействие с математиками, архитекторами ПО, программистами FPGA, схемотехниками и разработчиками аппаратных устройств.
Отладка ПО на эмуляторе (qemu) и используемой аппаратной платформе.


Добавятся задачи:
адаптация драйверов NVMEoF, добавление кастомных команд в драйвер NVMe;
разработка оболочки для настройки полки СХД;
вопросы интеграции с имеющимися на рынке системами управления СХД: Baum, Raidix, Aerodisk etc.

Agile, Jira, Git, Gitlab, CI/CD.

Разработка на C и С++, в зависимости от задач.
Сейчас  больше на C++ 11/14/17(baremetal, rtos, linux).
По разработке: В группе 6 программистов прошивки.
Плюс смежная команда FPGA.
И отдельная команда тестеров.

Контакт:

@Maksim_Borzov
[email protected]

[mikeT 0]

Что означает фраза?

Quote

RISC-V  в приоритете

а) Вы собираетесь писать код под какие-то RISC-V процессоры? Если не секрет, то какие? (производитель и  ISA, т.е. например RV64IMDAV)

б) Вы сами собираетесь разработать ядра RISC-V, скажем тот-же что и в примере выше RV64IMDAV с микроархитектурой типа "6-issue out-of-order 8 stage pipeline"

в) оба пункта

И какого размера команды этим всем занимаются?

[MaximBorzov 0]

6 hours ago, mikeT said:

Что означает фраза?

а) Вы собираетесь писать код под какие-то RISC-V процессоры? Если не секрет, то какие? (производитель и  ISA, т.е. например RV64IMDAV)

б) Вы сами собираетесь разработать ядра RISC-V, скажем тот-же что и в примере выше RV64IMDAV с микроархитектурой типа "6-issue out-of-order 8 stage pipeline"

в) оба пункта

И какого размера команды этим всем занимаются?

Это будет IP-ядро от стороннего производителя с набором команд примерно RV64IMCA[FV].

Окончательный набор команд, архитектура кластера CPU и производитель будут определены к лету.

Сейчас идет проработка и оценка разных вариантов.

[mikeT 0]

Спасибо за подробный ответ.

Если не секрет (а если секрет, то так и напишите ) кого рассматриваете в качестве производителей?

SiFive, Codasip?

Изменено 21 февраля, 2020 пользователем mikeT

[MaximBorzov 0]

секрет пока) На самом деле пока и сами не определились)