[dsmv 0]

On 2/3/2020 at 8:00 PM, Flood said:

В GTx есть Elastic Buffer, который позволяет работать с одной и той же частотой на TX и RX (для случая Ethernet, вроде, для эластика используется IFG). Вопрос не в этом.

...

Вопрос - а можно ли так раздать и для каналов в соседних квадах?

 

На мой взгляд - нельзя. Но есть ещё причина по которой это и не нужно. Elastic Buffer который есть в GTX работает только с кодировкой 8/10. 10G Ethernet работает с кодировкой 64/66. В любом случае надо использовать rx clock. И как то перетактировать данные. Ну а если это надо делать для rx, то также можно сделать и для tx.

[prig 0]

On 1/17/2020 at 9:51 PM, syoma said:

...индустриальных 10G Ethernet свичей нету. Парочка есть, но там только четыре 10G порта. А нам надо бы как минимум 12.

Вот и пришла идея взять ПЛИСину, прикрутить к ней оптическую FMC...

- Скорее всего, не там и не в том форм-факторе искали. Другой вопрос, сгодятся ли Вам индустриальные решения?

В принципе, можно найти готовый свитч в формате типа ATCA и иже их, но такие свитчи заточены на работу с линейными картами.

Т.е., большая часть портов таких свитчей уходит на кросс-плату. И т.п., и т.д.

- Если ваять свой свитч на ПЛИС, может сгодится какая-нибудь линейная карта в том же формате "типа ATCA и иже их" с местами под 2-3 FMC.

В случае необходимости, можно использовать FMC на 8 портов SFP+. Т.е., найти железо под 12 портов вполне возможно.

Но это чисто теоретически. Таки, этот сегмент я давно не отслеживал, и "движуха" в нём специфическая.

- Ну и по поводу "сваять свитч". Может оказаться долго и больно.

В одном из наших проектов, исходно планируемая матрица 48*48 для коммутации фреймов Ethernet по доп. меткам форвардинга (добавлялись на лин. картах), превратилась в 36*36 для коротких фреймов Interlaken. И это на самой толстой Arria 10, которая на тот момент существовала (10AX115). И это просто тупая коммутация по доп меткам. Ну и куча приключений с разборкой и сборкой фреймов нв линейных картах.

А вот когда делали простенький L2 10G+8x1G на каком-то дохленьком Спартане, так даже не икнул никто.

Это я к тому, что при реализации матрицы для 10G и выше появляется весьма неприятная специфика, сильно портящая исходные оценки.

12x10G - вроде бы и не так много, но нарваться на приключения можно запросто.

 

[prig 0]

Да, корректности ради проверил "иже их".

В принципе, готовые решения можно найти у VadaTech. Версии исполнения в индастриал заявлены, и д.б. доступны (в своё время интересовались).

Есть готовый свитч в формате AdvancedTCA (ATCA) на 16 портов SFP+ со стороны лицевой панели, но надо разбираться, куда его пихать, и он явно избыточен.

В принципе, можно что-то сваять на платформе MicroTCA (MTCA/uTCA). Понадобится плата хаба со свитчём, линейные карты и корзина с БП (есть и компактные).

[syoma 1]

prig я кручусь в мире VPX и FMC. Там, как и с ATCA, такая же проблема, что все это идет на кросс-плату и наружу это все придется выводить и получается по железу то же самое, что FMC+ FPGA. Но я спросил у некоторых, посмотрим, что ответят.

[syoma 1]

Предложили подумать над чем-то таким: https://www.kontron.com/products/boards-and-standard-form-factors/cpci/6u-switches/cp6940.html

Но там cPCI, всего 12х 10G портов спереди, а сзади только 1G, который мне особо не нужен. Но можно засунуть в 1U 19"...