mantech 53 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба 3 часа назад, GenaSPB сказал: но похоже загрузчик хочет все кроме qspi nor flash Может там фьюзы какие есть на этот счет? Как в том же IMX? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
GenaSPB 11 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба Описанный вами сценарий, правда не с диском а с dfu устройством мой загрузчик так же реализует. Но сперва надо поднять ddr3. Может. Но чтобы до них добраться, надо воспользоваться неработающим у меня средствами от st. Процессоры из магазина. При коннектте шесть строчек памятей куда не позволяет нажать. Ст линк не видит процессор. Так что с оговорками сеггер, прграмматор spi и терминалка. Да, как в том рассказе. Компилятор фортрана и пиво. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 53 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба 5 часов назад, GenaSPB сказал: Описанный вами сценарий, правда не с диском а с dfu устройством мой загрузчик так же реализует. Но сперва надо поднять ddr3. Конечно. 5 часов назад, GenaSPB сказал: Но чтобы до них добраться, надо воспользоваться неработающим у меня средствами от st. Если это про фьюзы - то до них можно добраться из своей программы. На IMX чтоб перешить фьюз потребовалось 10 строчек кода, как это сделать там было описано в даташите. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
OslikIA 0 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба On 11/30/2019 at 12:37 AM, GenaSPB said: Ура. Новый segger знает этот чип, SYSRAM доступна и пишется-читается Здравствуйте. Тоже разведываю stm32mp1 for baremetal. (менее интенсивно, чем Вы). Имею конструктор STM32MP157A-DK1. Пока удалось пролезть отладчиком через SWD только до M4, до A7 - никак (IAR+StLink; IAR+JLink); В A7 залез только загрузчиком через UART (virtual com port, onboard StLink). Что Вы имеете в виду под "новый segger" и в какой программной среде на PC? - я тоже так хочу... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
GenaSPB 11 8 декабря, 2019 Опубликовано 8 декабря, 2019 (изменено) · Жалоба Сразу имейте в виду. У меня процессоры из магазина. В вашей плате им могши уже что-то в otp памяти подправить. Новый сеггер это комплект драйверов от фирмы, скачанный на прошлой неделе с исторической ридины. Разработка идет с использованием настроеного коллегой eclipse. Про настройку есть в ридми на моем гитхабе - ссылка в начале темы была. Файл описывающий регистры периферии для отладчика вытащен из среды на базе эклипса от ST. Помогал в освоении адаптер segger lite v8 от комплекта оценочной платы renesas rza1. Он единственный что умеет отлаживать по swd cortex-a и cortex-m7 Изменено 8 декабря, 2019 пользователем GenaSPB Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
OslikIA 0 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба Доброй ночи. Спасибо, буду думать, где такую железяку добыть. Насчет заголовочников, вроде, проблем не испытываю - ST-шные сделаны очень формальными и длинными, убивают ту регулярность, которая есть в чипе - но я их под себя потихоньку структурирую обратно, глядя в manual. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
GenaSPB 11 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба Проблема с заголовочными файлами решилась уже давно. Я предпочитаю их не трогать, так как их изготовители понемногу правят и обновляют. На вашей плате qspi (на самом деле просто spi надо) загрузочная микросхема рапспаяна? Выводы свободны? Bare metal ппланируете с sd или spi чипа грузить в целевом устройстве? Необходимость отладчика на этапах после того чем я занимаюсь сейчас сомнительна. Да и у меня. Отладчик при запуске ddr3 памяти бесполезен. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
OslikIA 0 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба До подробностей загрузки еще не дошли мысли - пока идет оценка - мой-ли это кандидат. Предполагается использовать как "интерфейсную морду" для проекта на cyclon 10 LP (Eth1000+USB2.0). Пока исследую возможности посадить cyclone на PSRAM-интерфейс. Транзакции напрямую из процессоров (что M4, что A7) идут меее...дленно (порядка 200-300 ns). Когда запускаю через MDMA, идут быстро, в соответствии с параметрами flexible memory controller, т.е. делаю вывод - ограничение не в FMC. Но, я чувствую, мы погружены в разные темы, может позже пересечения возникнут. Рад общению. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DASM 0 9 декабря, 2019 Опубликовано 9 декабря, 2019 · Жалоба 7 hours ago, GenaSPB said: Проблема с заголовочными файлами решилась уже давно. Я предпочитаю их не трогать, так как их изготовители понемногу правят и обновляют. На вашей плате qspi (на самом деле просто spi надо) загрузочная микросхема рапспаяна? Выводы свободны? Bare metal ппланируете с sd или spi чипа грузить в целевом устройстве? Необходимость отладчика на этапах после того чем я занимаюсь сейчас сомнительна. Да и у меня. Отладчик при запуске ddr3 памяти бесполезен. Это почему? Тот же А8 - ддр3 запускает скрипт jlink и все. Пара десятков регистров прописывается. Правда, как выяснилось, М7ой Кортекс на 500 МГц таки уделал А8 на 1ГГц на моей задачке, но то уже другая история. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
GenaSPB 11 9 декабря, 2019 Опубликовано 9 декабря, 2019 · Жалоба Аа..... а что за скрипт? То что есть про внешнюю память ничего не знает. И скриптов в явном виде не нашел... Про внешнюю ддр. Настроена на внешнюю флешку. Или вы про ситару? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DASM 0 9 декабря, 2019 Опубликовано 9 декабря, 2019 · Жалоба 18 minutes ago, GenaSPB said: Аа..... а что за скрипт? То что есть про внешнюю память ничего не знает. И скриптов в явном виде не нашел... Про внешнюю ддр. Настроена на внешнюю флешку. Или вы про ситару? да про любые. Хотя возможно мы вообще о разном говорим. Просто чтобы залить прошивку в ДДР проца - логично, что дДР должна быть уже проиницилизирована. У jlink есть команды а ля writemem32 readmem32 , с их помощью инициализируются нужные регистры проца, и только потом льется прошивка. У OpenOCD - в том же духе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
GenaSPB 11 9 декабря, 2019 Опубликовано 9 декабря, 2019 · Жалоба Мне сперва показалось что Вы говорите про некий скрипт сеггера (про команды знаю, снимал NVM биты в SAM9XE512 через этот механизм) - думал есть скрипт инициализации DDR3 в STM32MP1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 242 9 декабря, 2019 Опубликовано 9 декабря, 2019 · Жалоба 1 час назад, GenaSPB сказал: Мне сперва показалось что Вы говорите про некий скрипт сеггера (про команды знаю, снимал NVM биты в SAM9XE512 через этот механизм) - думал есть скрипт инициализации DDR3 в STM32MP1 Совсем несложно си-шную процедуру инициализации интерфейса внешней памяти перевести в скрипт для JLink-а. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
GenaSPB 11 9 декабря, 2019 Опубликовано 9 декабря, 2019 · Жалоба 37 minutes ago, jcxz said: си-шную процедуру инициализации интерфейса внешней памяти Я пока пишу ту самую сишную… u-boot конечно есть, но тяжело продвигается Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 53 9 декабря, 2019 Опубликовано 9 декабря, 2019 · Жалоба 4 часа назад, jcxz сказал: Совсем несложно си-шную процедуру инициализации интерфейса внешней памяти перевести в скрипт для JLink-а. Ого! Попробуйте-ка переведите инициализатор для аллвиннера? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
