[Very_hard 0]

Простите меня великодушно а где в этом тексте вы видите слова про ТОЧНОСТЬ линии задержки ?

я вижу только разрешаюшую способность, если для вас эти слова одно и тоже, т

The delay element is calibrated to provide an absolute delay value TIDELAYRESOLUTION independent of process, voltage, and temperature variation

 

!!! т.е. значение элемента задержки не зависит от процессов, напряжения, температуры и является абсолютной(!) величиной. (75 ps для виртекса 4). Это значение - разрешающая способность, имеющая абсолютную величину, так что она характеризует точность имхо.

[des00 25]

The delay element is calibrated to provide an absolute delay value TIDELAYRESOLUTION independent of process, voltage, and temperature variation

 

!!! т.е. значение элемента задержки не зависит от процессов, напряжения, температуры и является абсолютной(!) величиной. (75 ps для виртекса 4). Это значение - разрешающая способность, имеющая абсолютную величину, так что она характеризует точность имхо.

я бы перевел все же эту фразу бы так

"Элемент задержки, откалиброван таким образом, что бы обеспечить абсолютную задержку величины TIDELAYRESOLUTION (т.е. разрешения) независимой от процессов напряжения и вариаций температуры".

 

Точность (precision) и разрешаюшая способность (resolution) ИМХО 2 абсолютные вещи, очень часто их путают, особенно в применении к термодатчикам и АЦП.

[Very_hard 0]

я бы перевел все же эту фразу бы так

"Элемент задержки, откалиброван таким образом, что бы обеспечить абсолютную задержку величины TIDELAYRESOLUTION (т.е. разрешения) независимой от процессов напряжения и вариаций температуры".

Четко указано отсутствие зависимости от температуры и пр. + четко указано значение TIDELAYRESOLUTION 75 пс в даташите... (пишут даже "carefully(!) :) calibrated to provide an absolute delay value...") По-моему все это достаточно характеризует точность... нет даже "+/-"... Типа : "гадами будем, но как бы вы ни грели/изменяли напряжение и т.д. задержка будет 75 пс." :) что еще надо?

 

Что касается точности и разрешающей способности - как я понимаю, общая задержка может быть представлена набором дискретных задержек(величина которых представляет собой разреш. способность). Погрешность общей задержки (в сетке разрешающей способности) определяется погрешностью дискрета и количеством дискретов. Про дискрет известно: не зависит от температуры, равен (откалиброван) 75(без +/-) пс. Следовательно общая задержка, сформированная из этих дискретов, с большой вероятностью обладает теми же свойствами. :) т.е. равна 75*n ps. И уж во всяком случае не "плавает в температуре и требует подстройки". :)

[des00 25]

я бы перевел все же эту фразу бы так

"Элемент задержки, откалиброван таким образом, что бы обеспечить абсолютную задержку величины TIDELAYRESOLUTION (т.е. разрешения) независимой от процессов напряжения и вариаций температуры".

Четко указано отсутствие зависимости от температуры и пр. + четко указано значение 75 пс в даташите... (пишут даже "carefully(!) :) calibrated to provide an absolute delay value...") По-моему все это достаточно характеризует точность... нет даже "+/-"... Типа : "гадами будем, но как бы вы ни грели/изменяли напряжение и т.д. задержка будет 75 пс." :) что еще надо?

 

блин опять двадцать пять, я вам про фому, вы мне про ерему.

Покажите мне где я сомневаюсь в температурной нестабильности величины приведеной в даташите ?

Внимательно вчитайтесь в мои слова, в даташите говориться о нестабильности разрешающей способности линии задержки, но это не значит что точность этой линии задержки будет также температурно независимой и вот именно о точности всего IO буфера c IDELAY в даташите нет не слова, есть только слова о том, что шаг изменения задержки (разрешающая способность) не зависит от температуры. что вполне возможно.

[Very_hard 0]

и вот именно о точности всего IO буфера c IDELAY в даташите нет не слова

 

А что Вы хотите? Про точность входных буферов и температурной зависимости наверняка есть инфа. Ну плавают задержки на буферах и что? к этой плавающей задержке прибавляется не изменяющаяся задержка на IDELAY.

Естественно, применять подобного рода задержки внутри кристалла - самоубийство(трассировка сведет всю точность на нет), а вот на входах/выходах с помощью IDELAY можно получить стабильный температурно независимый СДВИГ сигналов на абсолютную величину.

[kovalio 0]

Обсуждать имеет смысл только задержки, получаемые на DLL и PLL.

 

Можно в двух словах рассказать, как, используя PLL, получить задержку сигнала, скажем на 1 нс. (вместо использования линии задержки) ?

[des00 25]

а вот на входах/выходах с помощью IDELAY можно получить стабильный температурно независимый СДВИГ сигналов на абсолютную величину.

 

Спасибо вы мне окрыли америку !!!! а мужики то не знают!!! (с) Толстяк.

 

Приношу извенения за ерничание, разговор шел про абсолютные задержки элементов, а не про стабильные временные сдвиги сигналов, время распространения которых зависит от температуры.

 

Дальнейший спор считаю бессмысленным

 

Что касается точности и разрешающей способности - как я понимаю, общая задержка может быть представлена набором дискретных задержек(величина которых представляет собой разреш. способность). Погрешность общей задержки (в сетке разрешающей способности) определяется погрешностью дискрета и количеством дискретов. Про дискрет известно: не зависит от температуры, равен (откалиброван) 75(без +/-) пс. Следовательно общая задержка, сформированная из этих дискретов, с большой вероятностью обладает теми же свойствами. smile.gif т.е. равна 75*n ps. И уж во всяком случае не "плавает в температуре и требует подстройки".

 

Если вы также оцениваете точность преобразований аналогово сигнала в цифровой (АЦП, термодатчики, аналоговые линии задержки) то могу тольку посоветовать почитать теорию аналого-цифрового преобразования. Узнаете много нового.

 

Желаю удачи

[Very_hard 0]

Если вы также оцениваете точность преобразований аналогово сигнала в цифровой

При чем тут аналого-цифровое преобразование и его точность? Не пойму. хотя бы в двух словах, что тут неправильно?

[daemonDX 0]

У Xilinx есть пара appnotes, посвященных разработке контроллеров DDR SDRAM (к примеру, xapp678c, xapp688) для VirtexII\IIPro. Задача там состояла, помнится, в том, чтоб задержать сигнал строба данных относительно опорного клока. Они ее достаточно успешно решили - линия задержки на цепочке из LUT, закрепленная RPM, плюс схема калибрации "длины" линии (delay calibration circuit), работающей постоянно. IP контроллера, который они поставляют, работает именно с этой схемкой линии задержки. Так что прецедент создания линии задержки на внутренних ресурсах кристалла - есть, причем, официальный, от производителя .

[SFx 0]

У Xilinx есть пара appnotes, посвященных разработке контроллеров DDR SDRAM (к примеру, xapp678c, xapp688) для VirtexII\IIPro. Задача там состояла, помнится, в том, чтоб задержать сигнал строба данных относительно опорного клока. Они ее достаточно успешно решили - линия задержки на цепочке из LUT, закрепленная RPM, плюс схема калибрации "длины" линии (delay calibration circuit), работающей постоянно. IP контроллера, который они поставляют, работает именно с этой схемкой линии задержки. Так что прецедент создания линии задержки на внутренних ресурсах кристалла - есть, причем, официальный, от производителя .

Да только он хз как работает и проверить на симуляции его не возможно - я уже сталкивался с этим контроллером - 4 месяца головой ап стену бился - тольку пока мало... продолжаю - PAR модель для симуляции ваще в принципе не работает - щас с ксайлинсксами связываемся по теме....