Shaeto 0 26 февраля, 2018 Опубликовано 26 февраля, 2018 (изменено) · Жалоба altera quartus 17.1, плата de10 nano soc, есть qsys с hps, vip и pll+pll reconf для тактирования cvo и framebuffer все вроде хорошо и принцип скопирован с интеловского примера отсюда https://github.com/intel/de10-nano-hardware есть засада - когда в u-boot скрипте грузится и запускается программа инициализации hdmi то все намертво виснет когда идет обращение к регистрам pll reconfigure, fpga загружено и мосты разрешены пробовал openocd + gdb подключаться - после команды записи в область памяти регистров pll просто пропадает связь с hps до нажатия на ресет может кто то еще встречался с таким ? попробую свежую сборку u-boot от альтеры может в оригинальном u-boot неправильно что то инициализируется, хотя пока pll не применял то вроде все устраивало более широко ставя вопрос: как блин отлаживать то HPS с возможностью полной остановки после каждой инструкции и проверкой всех состояний системы ? DS-5 это ужас какой то, openocd+gdb то же самое вид сбоку, я правильно понимаю что ничего типа отладчиков Keil или AVR Studio ждать тут не приходится ? Изменено 26 февраля, 2018 пользователем Shaeto Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DmitryR 0 28 февраля, 2018 Опубликовано 28 февраля, 2018 · Жалоба Так после того, как PLL перенастроена, она вроде перестаёт что-либо генерировать. Её надо сбросить и дождаться, пока она залочится с новыми параметрами, или я не прав? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shaeto 0 1 марта, 2018 Опубликовано 1 марта, 2018 · Жалоба Так после того, как PLL перенастроена, она вроде перестаёт что-либо генерировать. Её надо сбросить и дождаться, пока она залочится с новыми параметрами, или я не прав? все правильно, только до этого даже не доходит, как только пытаюсь писать в регистр режима компоненты pll reconfigure так сразу раз - и hps повис, видимо по шине держат Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DmitryR 0 1 марта, 2018 Опубликовано 1 марта, 2018 · Жалоба Я бы скорее поставил на то, что вы пишете что-то не то или не туда, в результате чего PLL теряет работоспособность и обратно залочится уже не может. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shaeto 0 3 марта, 2018 Опубликовано 3 марта, 2018 · Жалоба Я бы скорее поставил на то, что вы пишете что-то не то или не туда, в результате чего PLL теряет работоспособность и обратно залочится уже не может. проверил - все по даташиту пишется, параметры совпадают с вычисленными калькулятором плохо что не отладить это дело нифига, USB Blaster II впадает в буйство и не может управлять HPS после команды записи в регистр режима pll reconfigure, openocd рапортует о битых пакетах и все теряется в тумане - я даже понять не могу что конкретно делает процессор в этот грустный момент Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 4 марта, 2018 Опубликовано 4 марта, 2018 · Жалоба Коллеги, а не подскажете существует ли где *.pcb на эту плату? Или хотя бы фотки по слоям? Производитель вроде не даёт, только схему. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shaeto 0 4 марта, 2018 Опубликовано 4 марта, 2018 · Жалоба отчитываюсь что нашел в чем дело но не понимаю почему так в интеловской программе de10_nano_hdmi_config.c инициализации HDMI подсистемы ПЕРЕД конфигурацией PLL выставляются сигналы сброса для CVO и Frame Buffer и удерживаются до окончания программирования PLL вот как раз из за того что удерживается этот сигнал похоже блокируется шина и на записи в регистры PLL все дружно виснут причем с помощью SignalTap я не нашел что конкретно блокируется (не LW AXI точно), может и DD3 если там ошибка в VIP есть Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DmitryR 0 5 марта, 2018 Опубликовано 5 марта, 2018 · Жалоба плохо что не отладить это дело нифига, USB Blaster II впадает в буйство Попробуйте первый бластер. У меня случалось, что дебаггер к ниосу через второй бластер вообще не подключался, а через первый - запросто. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shaeto 0 5 марта, 2018 Опубликовано 5 марта, 2018 · Жалоба Попробуйте первый бластер. У меня случалось, что дебаггер к ниосу через второй бластер вообще не подключался, а через первый - запросто. спасибо, как только перепаяю разъем то попробую :) первый раз неправильно впаял - jtag у них как оказалось не стандартно направлен по отношению к других :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shaeto 0 5 марта, 2018 Опубликовано 5 марта, 2018 (изменено) · Жалоба вот посмотрите, пожалуйста, снята signaltap-грамма состояний компонентов при выставлении сигнала сброса из скрипта u-boot сигнал ставится и снимается записью в регистры cvo_reset_pio из hps, после того как ресет дергнулся - все, отладчик теряет связь с HPS и что проц делает неизвестно. control_interrupt_irq ? должна обрабатываться дефолтными заглушками, это нормально что irq active-low ? Изменено 5 марта, 2018 пользователем Shaeto Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shaeto 0 6 марта, 2018 Опубликовано 6 марта, 2018 · Жалоба пока непонятно - отлучил от внешнего ресета компонент Clocked Video Output II и все прошло, но симптомов я хоть убей не могу объяснить, может все таки прерывание Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться