NikSave 0 12 февраля, 2018 Опубликовано 12 февраля, 2018 · Жалоба Всем добрый день. Собственно довольное простой вопрос. Есть АЦП lvds ddr подключенная к ultrascale. Входные данные необходимо подровнять на iodelay. Вопрос: как в проекте установить iodelay? Сначала буфер ibufds, а потом элемент iodelay. Или сначала элементы iodelay по каждой ножке (p_data, n_data), а потом буфер ibufds? Всем спасибо за ответы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 33 12 февраля, 2018 Опубликовано 12 февраля, 2018 · Жалоба Приветствую! ... Вопрос: как в проекте установить iodelay? Сначала буфер ibufds, а потом элемент iodelay. Или сначала элементы iodelay по каждой ножке (p_data, n_data), а потом буфер ibufds? ... Сначала буфера для пинов I*, IO*, потом все остальное (IODELAY ...) Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Алга 0 13 февраля, 2018 Опубликовано 13 февраля, 2018 · Жалоба Xapp1315 возможно поможет. https://www.xilinx.com/support/documentatio...tiplication.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться