Prog_Vladimir 0 24 января, 2017 Опубликовано 24 января, 2017 · Жалоба Требуется совет человека, использовавшего PCIe hardIP в Альтеровских ПЛИСах. Могу ли я завести нулевой лэйн PCIe на нулевой трансивер (это требование обязательно, я знаю) и при этом тактировать HardIP не от refclk0, а допустим, от refclk1 (завести pcie_refclk с мат платы на refclk1)? В альтеровских доках нигде ограничения не видел, по логике должно работать, но очень не хотелось бы промахнуться... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
warrior-2001 0 24 января, 2017 Опубликовано 24 января, 2017 · Жалоба А для тактирования разве не закреплен отдельный пин? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Prog_Vladimir 0 24 января, 2017 Опубликовано 24 января, 2017 · Жалоба А для тактирования разве не закреплен отдельный пин? Закреплен. Но их минимум 2 дифф пары (как и трансиверов). Вот и вопрос, если использую нулевой трансивер, а дифф клок - первый, будет ли все работать как надо? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DuHast 0 24 января, 2017 Опубликовано 24 января, 2017 · Жалоба Закреплен. Но их минимум 2 дифф пары (как и трансиверов). Вот и вопрос, если использую нулевой трансивер, а дифф клок - первый, будет ли все работать как надо? Можно почитать документацию, а можно просто попробовать скомпилить проект, если квартус не ругнётся, то всё будет работать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
krux 8 24 января, 2017 Опубликовано 24 января, 2017 · Жалоба проект соберите. так будет надёжнее. на практике встречались разные варианты допустимого/недопустимого, поэтому дополнительное движение RTL-дизайнера в данном случае лишним не будет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Prog_Vladimir 0 25 января, 2017 Опубликовано 25 января, 2017 · Жалоба проект соберите. так будет надёжнее. на практике встречались разные варианты допустимого/недопустимого, поэтому дополнительное движение RTL-дизайнера в данном случае лишним не будет. Проект собирается, Квартус не ругается. Но до десятой версии он разрешал и не нулевой трансивер использовать для PCIe, а на практике это не работало... Потом Альтеровцы это подправили, Квартус начал ругаться на такое подключение, но осадок, что если компилится, то не факт, что заработает - остался. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DuHast 0 25 января, 2017 Опубликовано 25 января, 2017 · Жалоба Проект собирается, Квартус не ругается. Но до десятой версии он разрешал и не нулевой трансивер использовать для PCIe, а на практике это не работало... Потом Альтеровцы это подправили, Квартус начал ругаться на такое подключение, но осадок, что если компилится, то не факт, что заработает - остался. Забавно, а в ChipPlanner'е этот не рабочий проект смотрели? Клок шел на трансивер? У Вас какой кристал? Могу на S-IV на своей плате попробовать. У меня клок и туда и туда, вроде, заведён. Кстати, почему бы вам так же не поступить? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Prog_Vladimir 0 27 января, 2017 Опубликовано 27 января, 2017 · Жалоба Забавно, а в ChipPlanner'е этот не рабочий проект смотрели? Клок шел на трансивер? У Вас какой кристал? Могу на S-IV на своей плате попробовать. У меня клок и туда и туда, вроде, заведён. Кстати, почему бы вам так же не поступить? У меня С-IV, второй клок (который refclk0) хочу использовать под другие нужды и удобнее завести сторонний клок именно на refclk0. Если не сложно, проведите эксперимент, отпишитесь о результатах Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться