[estel23 0]

Здравствуйте.

Не нашел в разделе " В помощь начинающему" что-нибудь про ПЛИСы? так что пишу сюда. Я сам не сильно шарю и мне стыдно задавать дурацкие вопросы по понятным причинам. А искать в документации ответы бывает либо сложно, либо ответов нет, т.к. эти знания должны быть "по умолчанию".

 

Вообщем вопрос: В Vivado при создании IP из IP Catalog, например IBERT UltraScale GTH, генерится сам IP, а как создать из него файл топ верхнего уровня для дальнейшего синтеза?

 

P/S/ Прошу не ругать, либо если написал не ту ветку, модераторам удалить. Спасибо.

[Maverick_ 15]

Здравствуйте.

Не нашел в разделе " В помощь начинающему" что-нибудь про ПЛИСы? так что пишу сюда. Я сам не сильно шарю и мне стыдно задавать дурацкие вопросы по понятным причинам. А искать в документации ответы бывает либо сложно, либо ответов нет, т.к. эти знания должны быть "по умолчанию".

 

Вообщем вопрос: В Vivado при создании IP из IP Catalog, например IBERT UltraScale GTH, генерится сам IP, а как создать из него файл топ верхнего уровня для дальнейшего синтеза?

 

P/S/ Прошу не ругать, либо если написал не ту ветку, модераторам удалить. Спасибо.

сделайте "обертку" в виде файла верхнего уровня на VHDL/Verilog языке, где сам IP core будет входить как компонент/модуль

[estel23 0]

сделайте "обертку" в виде файла верхнего уровня на VHDL/Verilog языке, где сам IP core будет входить как компонент/модуль

Т.е. сначала создать топ VHDL/Verilog, а потом поместить сам модуль?

Изменено 14 апреля, 2016 пользователем Maverick

[Maverick_ 15]

Т.е. сначала создать топ VHDL/Verilog, а потом поместить сам модуль?

да

[estel23 0]

да

А можно меня носом тыкнуть на какие кнопки нажимать? Когда работаю через IP Integrator, то там прям в меню есть создание HDL топа, а тут не пойму что делать.

 

[Maverick_ 15]

А можно меня носом тыкнуть на какие кнопки нажимать? Когда работаю через IP Integrator, то там прям в меню есть создание HDL топа, а тут не пойму что делать.

файлов с расширением .veo или .vho нет в папке проекта?

 

PS ug896

стр 22 "Support Files for Core Container" - "Instantiation template files for Verilog and VHDL (.veo and .vho)"

[Koluchiy 0]

Полуофф: вопрос начинающему.

А почему ПЛИСы?

Строится ли путь в эту степь на каком-то расчете, или сплошнаяф лирика?

[alexadmin 0]

Вообщем вопрос: В Vivado при создании IP из IP Catalog, например IBERT UltraScale GTH, генерится сам IP, а как создать из него файл топ верхнего уровня для дальнейшего синтеза?

 

Сам IP вполне достаточен для синтеза, если же хочется облегчить себе жизнь по его использованию, то правой кнопкой мыши на IP и Open Example Design

[estel23 0]

А можно как-то посмотреть код проекта, который генерится из tcl? Я пока изучаю все это дело, и мне интересно что написано в проекте, для которого сделан ibert_fmc_hpc.tcl?

P.S. Имеется кит KCU105/

[alexadmin 0]

А можно как-то посмотреть код проекта, который генерится из tcl? Я пока изучаю все это дело, и мне интересно что написано в проекте, для которого сделан ibert_fmc_hpc.tcl?

P.S. Имеется кит KCU105/

 

Весь код проекта после генерации лежит, как ни странно, в каталоге проекта. Какой-то в открытой форме, какой-то зашифрованный. Ядро ibert скорее всего зашифрованное. Если сильно захотеть, говорят, можно и расшифровать...

[estel23 0]

Здравствуйте. Возникла проблема в SDK, может кто сталкивался?

Не получается правильно прошить кристалл (кит KCU105, Kintex UltraScale XCKU040). Кристалл прошивается, но возникмает ошибка:

****** updatemem v2016.1 (64-bit)
 **** SW Build 1538259 on Fri Apr  8 15:45:27 MDT 2016
   ** Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.

source D:/Xilinx/SDK/2016.1/scripts/updatemem/main.tcl -notrace
CRITICAL WARNING: [updatemem 57-154] Matching address space for code segment 1 not found. Code segment occupies [0x80000000:0x80006F97] 
ERROR: [updatemem 57-153] Failed to update the BRAM INIT strings for D:/VivadoExs/Config_MicroBlaze_2/Config_MicroBlaze_2.sdk/HelloWorld/Debug/HelloWorld.elf and D:/VivadoExs/Config_MicroBlaze_2/Config_MicroBlaze_2.sdk/config_mb_design_wrapper_hw_platform_0/config_mb_design_wrapper.mmi. 
ERROR: [Common 17-39] 'update_mem' failed due to earlier errors.

INFO: [Common 17-206] Exiting updatemem at Tue May 10 12:57:45 2016...

 

Ок. Ищу config_mb_design_wrapper.mmi, удаляю в строке <Processor Endianness="Little" InstPath="config_mb_design_i/microblaze_0"> кусок config_mb_design_i, вроде ошибки нет, но появляется другая.

Когда делаю Run As -> Launch on Hardware(GDB), то вылезает окошко "GDB launch is not supperted for this device family. Launch will processed.", а в консоле make: Цель `all' не требует выполнения команд..

 

Проект - обычный MicroBlaze Example.

 

Что я делаю неправильно?

Изменено 10 мая, 2016 пользователем estel23

[estel23 0]

C первой проблемой разобрался. Надо было просто обновить lscript.ld и все прошивается без ошибок. А вот вторая проблема с окном "GDB launch is not supperted for this device family. Launch will processed." осталась.

Пишут что в UltraScale нужно вместо Run юзать debugger instead, но я чет ума не дам куда нажимать и где смотреть.

[estel23 0]

Всем спасибо, во всем разобрался. Оказывается 7-ю серию SDK поддерживает на уровне Debug, и результат придется смотреть через COM-порт, а не в консоле.

Hello World пройден. Дальше новичку можно помигать светодиодами. И в связи с этим возникает вопрос: что за новые библиотеки появляются в #include?

Типо platform.h, xgpio.h, xstatus.h. Что это, откуда взялось? На Xilinx ничего найти не могу.

Есть ли какое описание (желательно на русском) хотя бы примера создания программы? Ну или почитать что-то?

С чего хотя бы начать? Точнее продолжить изучение. Чет прям приуныл. Изучать охота, денег на курсы нет, и английский не очень для точного понимания.

Изменено 27 мая, 2016 пользователем estel23

[estel23 0]

А что, DDR4 в 7-серии Xilinx не поддерживается?

[ConstHw 0]

1) Смысл библиотек станет понятным, если нажав ctr кликнуть по ним мышкой и посмотреть содержимое :)

 

2) Список памятей поддерживаемых 7 серией

http://www.xilinx.com/products/technology/...ng.html#7series

 

Да, на тему что попробовать -

Лаба 4, полшаговое руководство

http://www.xilinx.com/support/documentatio...dded-design.pdf

 

Цинк бук, там примеры по цинку, но примеры программ переносимы на Микроблейз

http://www.zynqbook.com/download-book.html

 

ПыСы

и английский не очень для точного понимания.

Это критическая проблема, которую надо решать чем скорее тем лучше, если вы хотите развиваться.

Изменено 3 июня, 2016 пользователем ConstHw