[estel23 0]

Здравствуйте. Вопрос новичка:

Не пойму как организованны тактовые сигналы в Kintex UltraScale. На микросхему подается тактовый сигнал в дифференциальном виде, но в Vivado нет дифференциального буфера тактовых сигналов. Есть BUFG и подобные. Как правильно сделать диф.тактовый сигнал?

[RobFPGA 27]

Приветствую!

 

Как нет! У Вас наверное особая версия для начинающих только с одинокими буферами :cranky:

 

Хотя если Вы желаете правильные упрги... :) ..дифференциальные буфера для использования в block diagram то если поискать может найдете то что Вам надо в UtiliteBufer.

 

Успехов! Rob.

 

[estel23 0]

Как нет! У Вас наверное особая версия для начинающих только с одинокими буферами :cranky:

Может и правда особая версия :cranky:. Или я что-то делаю не так. Но вот все что есть:

 

P/S/ В гайде тоже вроде диф.буферов нет. http://www.xilinx.com/support/documentatio...e-libraries.pdf

Изменено 11 апреля, 2016 пользователем estel23

[andrew_su 1]

Может и правда особая версия :cranky: . Или я что-то делаю не так. Но вот все что есть:

 

P/S/ В гайде тоже вроде диф.буферов нет. http://www.xilinx.com/support/documentatio...e-libraries.pdf

 

Добрый день.

В указанном Вами файле

стр.130

IBUFDS

Primitive: Differential Input Buffer

стр.133

IBUFDS_DIFF_OUT

Primitive: Differential Input Buffer With Complementary Outputs

Вы это ищете?

Удачи.

[estel23 0]

Добрый день.

В указанном Вами файле

стр.130

IBUFDS

Primitive: Differential Input Buffer

стр.133

IBUFDS_DIFF_OUT

Primitive: Differential Input Buffer With Complementary Outputs

Вы это ищете?

Удачи.

Возможно. Только это I/O буферы. Не знаю относится ли он к тактовым сигналам или нет.

[RobFPGA 27]

Приветствую!

 

Тогда сначала надо поискать эти "мягкие булочки" в UltraScale Architecture Clocking Resources User Guide

 

Там точно есть.

 

А вообще структура буферов в Xilinx разделяется функционально

IBUF* это буфера к внешнему миру, BUF* это то что только внутри

соответственно можно строить цепочки например IBUFDS -> BUFMR -> BUFG

 

Удачи! Rob.

 

[Timmy 1]

Может и правда особая версия :cranky:. Или я что-то делаю не так. Но вот все что есть:

Насчёт Вивады не знаю, а В ISE нужные шаблоны лежат в разделе I/O Components -> Input Buffers, что совершенно естественно.

 

[Vascom 0]

Тебе нужен IBUFDS, он находится в I/O -- Input Buffer

 

//   IBUFDS    : In order to incorporate this function into the design,
//   Verilog   : the following instance declaration needs to be placed
//  instance   : in the body of the design code.  The instance name
// declaration : (IBUFDS_inst) and/or the port declarations within the
//    code     : parenthesis may be changed to properly reference and
//             : connect this function to the design.  All inputs
//             : and outputs must be connected.

//  <-----Cut code below this line---->

   // IBUFDS: Differential Input Buffer
   //         Kintex UltraScale
   // Xilinx HDL Language Template, version 2015.4

   IBUFDS #(
      .DQS_BIAS("FALSE")  // (FALSE, TRUE)
   )
   IBUFDS_inst (
      .O(O),   // 1-bit output: Buffer output
      .I(I),   // 1-bit input: Diff_p buffer input (connect directly to top-level port)
      .IB(IB)  // 1-bit input: Diff_n buffer input (connect directly to top-level port)
   );

   // End of IBUFDS_inst instantiation

 

 

[Maverick_ 15]

вот еще ссылка

[estel23 0]

вот еще ссылка

Да, спасибо, все работает. Прост раньше у Xilinx были отдельные диф.буферы для клока. А сейчас надо указывать внешний I/O буфер, а потом уже на клок вести, если надо. Всем спасибо.

[sallador 0]

Есть еще составной буфер: IBUFGDS = связка IBUFDS + BUFG. Работает корректно :)