Перейти к содержанию
    

Zynq DMA+FIFO

Чет никак не могу понять что за глюки в работе dma.

Беру стандартный пример все работает, только там пример гоняет одно и тоже туда-сюда. Как данные в передаче, появляются какие-то непонятки.

 

Вот результат работы примера

post-20762-1449843704_thumb.png

 

Тут добавил сброс DMA перед отправкой стало лучше

post-20762-1449843709_thumb.png

 

Тут отправляю данные пачками с разными данными (числа от 0 до 80)

 

post-20762-1449843716_thumb.png

 

Т.е. как я понял 20 байт из предыдущей посылки, ходя такого быть не должно

 

Проект https://yadi.sk/d/300_ExrCmACZW

 

За основу брал этот проект

https://github.com/fpgadeveloper/zc706-axi-dma-fifo

 

Нужно просто передать данные из плис в проц, как проще сделать, можно ли без ДМА?

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...