[Alex77 4]

Вот появилось.

До кучи:

Есть ещё:

SDSoc 2015.2 Updated 1 - 2015.2 Full Product Installation

[toshas 0]

Вот появилось.

До кучи:

Есть ещё:

SDSoc 2015.2 Updated 1 - 2015.2 Full Product Installation

 

Release Notes for Vivado 2015.3 are available

http://www.xilinx.com/support/documentatio...all-license.pdf

 

Changes:

https://forums.xilinx.com/t5/Xcell-Daily-Bl...ado/ba-p/658674

•20% faster compile times versus Vivado 2015.2

•3% fmax improvement versus Vivado 2015.2 from clocking, memory-use, and routing improvements

•New design and pipeline analysis tools

•Device support added for Virtex UltraScale VU095, VU080 FPGAs

•Device support added for Kintex UltraScale KU095, KU085, and KU025 FPGAs

•Updated IP and new IP Subsystems for: •10G/25G Ethernet with easy migration from 10G to 25G

•PCIe + 8-channel DMA for Virtex-7, 20nm UltraScale, and 16nm UltraScale+ devices

•Video Processing built from 10 IP blocks including video DMA, deinterlacer, chroma resampler, and scaler.

•Image Sensor Processing

•OTN development

 

•Parameterized Macros that allow quick design changes and additions (early access)

•SDK enhancements including: •Git support to improve large design team productivity

•Extended system performance and analysis toolbox for bare metal and Linux applications

•PL IP debug support brings peripheral register state into SDK

•TCF debugger for MicroBlaze processor

•New, improved serial terminal with extensible features

•Key performance metrics for the processor subsystem (PS) and bandwidth analysis between the PS, the Programmable Logic (PL), and external memories

 

•New four RTL strategies (8 total) and five new directives

•New RTL synthesis features: •Automatic inference of deep shift registers into block RAMs

•Pipelining for cascaded RAMB36E2 and UltraScale+ UltraRAM blocks for faster performance while reducing multiplexing logic and cutting power

•Inference for new UltraScale+ UltraRAM blocks

 

•QoR enhancements to Vivado HLS (High-Level Synthesis)

•RTL waveform analysis in Vivado HLS

•System Generator improvements (more detail coming in another blog)

•Tighter MathWorks MATLAB 2015B HDL Coder to Xilinx System Generator integration that creates a combined simulation model

•Expanded support for Partial Reconfiguration when using UltraScale devices (12 UltraScale devices now supported)

•A Partial Reconfiguration Decoupler that allows you to easily isolate Reconfigurable Partitions from the static design during reconfiguration

•Expanded support for Tandem Configuration in UltraScale devices (see “Do you need an easy way to quickly boot your PCIe-connected FPGA to meet the 100msec boot time requirement?”)

•More help (context-sensitive, better navigation)

 

Интересен данный пункт:

•PCIe + 8-channel DMA for Virtex-7, 20nm UltraScale, and 16nm UltraScale+ devices

 

Известно сколько будет стоить лицензия на него ? Аналоги от plda и nwlogic довольно дороги.

 

[aabmail 0]

Поставил сегодня эту версию.

Logic level of external reset of proc_sys_reset отныне = 0 (По крайней мере в 2015.1 было = 1). Иными словами, процессор заработал только после изменения полярности ресета. "Приятная" неожиданность. Зачем поменяли?

 

 

 

 

[Vascom 0]

А можно мне его достать, пока не дорос до группы "Свои"?

[Alex77 4]

А можно мне его достать, пока не дорос до группы "Свои"?

А с xilinx.com религия не позволяет качать ?

[Vascom 0]

Позволяет конечно.

Только мне нужна полноценная версия с поддержкой девайса XC7V2000T. В Web Edition наверное вообще нет его поддержки. И я не уверен, что к нему подойдут файлы поддержки этого чипа от 2015.2.

А, там можно и полную скачать... Спасибо за подсказку. Ещё бы ключи от предыдущей версии подошли.

Изменено 8 октября, 2015 пользователем Vascom

[Alex77 4]

Позволяет конечно.

Только мне нужна полноценная версия с поддержкой девайса XC7V2000T. В Web Edition наверное вообще нет его поддержки. И я не уверен, что к нему подойдут файлы поддержки этого чипа от 2015.2.

А, там можно и полную скачать... Спасибо за подсказку. Ещё бы ключи от предыдущей версии подошли.

Инсталятор один - все зависит от выбора опций при установки + наличия файла лицензий. НО никак от "файлы поддержки этого чипа от 2015.2" - это вообще бред.

Вёртексы 7 есть только в платной версии.

Изменено 8 октября, 2015 пользователем Alex77

[Vascom 0]

Да, всё сработало.

[doom13 0]

Интересен данный пункт:

•PCIe + 8-channel DMA for Virtex-7, 20nm UltraScale, and 16nm UltraScale+ devices

Известно сколько будет стоить лицензия на него ? Аналоги от plda и nwlogic довольно дороги.

Скачал посмотреть, что за зверь. Таблетка с фтп его не лечит, а вся документация закрыта.

 

[jojo 0]

Лицензия с фичей xdma спасает отца русской демократии. Каким-то древним тулзом для генерации лицензий с ftp её сделал по образцу из директории Vivado 2015.3, синтез и симуляция работают.

Что с этим делать - пока не знаю, но информация хорошая. Места занимает мало.

[doom13 0]

Лицензия с фичей xdma спасает отца русской демократии. Каким-то древним тулзом для генерации лицензий с ftp её сделал по образцу из директории Vivado 2015.3, синтез и симуляция работают.

Что с этим делать - пока не знаю, но информация хорошая. Места занимает мало.

А мануал на ядро Вам удалось раздобыть?

[jojo 0]

А мануал на ядро Вам удалось раздобыть?

 

Пока нет, только узнал сам. Наверное, обратимся к нашему дилеру.

 

http://www.xilinx.com/products/intellectua...y/pcie-dma.html

The Xilinx DMA for PCIe is provided at no additional cost. Approval is required. Please register for access

Регистрационная форма не открывается

 

 

 

[doom13 0]

Регистрационная форма не открывается

Открываться-то она открывается, но вот что заполнить в поле "Who is your Xilinx Technical Contact?", чтоб дали посмотреть доку если у них ничего не покупали и почта некорпоративная указана?

[jojo 0]

Сложный вопрос, только опытным путём. Мы нормально покупаем, может, что дадут.

А если нет - возьмём PLDA. Конкуренция!

[fguy 5]

20% faster compile times versus Vivado 2015.2

что то не заметил - проект который на 2015.2 собирался 40 минут, на 2015.3 - вышел на час - дольше стал имплемент - 36 мин против 16 - настройки в обоих дефолтные

так же умер лвип на цинке - причину еще не искал - может кто уже нашел?

Изменено 13 октября, 2015 пользователем fguy