[soldat_shveyk 3]

Неймется сохранить качество опоры по шумам.

Наверное, так и буду делать - счетчик на 5 и 2 и синхронизация получившегося меандра отдельным триггером.

[Шаманъ 1]

rloc, спасибо большое! Очень интересная информация!

 

В конце-концов, если очень неймётся реализовать делитель на 5 на логике, то почему бы это не сделать на Тиньках по классической схеме на триггерах?

А зачем на пять - сделать тогда сразу на 10 - взять 5ть тинек (D триггеров) и включить счетчиком Джонсона. Получится делитель на 10 и меандр на выходе.

 

Вот так:

Изменено 26 июня, 2015 пользователем Шаманъ

[ledum 0]

А зачем на пять - сделать тогда сразу на 10 - взять 5ть тинек (D триггеров) и включить счетчиком Джонсона. Получится делитель на 10 и меандр на выходе.

Так, по-простому, делать нельзя ибо см. текст ниже Рис.12-16

- надо общий сброс на все триггеры через вентиль с RC цепочкой или схему исключения запрещенных состояний (смотрим ту же CD4018 - там 2 дополнительных логических элемента, исключающие перекосы триггеров) при включении. Слишком высокая входная частота, чтобы повесить просто RC цепочку на вход сета или ресета - триггеры могут сброситься при включении с задержкой в такт и более относительно друг друга. Растет площадь на плате. В ПЛИСине глобальный или локальный сброс делает вероятность таких состояний никакой. Поэтому обычно не заморачиваются.

Изменено 26 июня, 2015 пользователем ledum

[VCO 0]

Растет площадь на плате. В ПЛИСине глобальный или локальный сброс делает вероятность таких состояний никакой. Поэтому обычно не заморачиваются.

Плисина сама места много занимает, если не в BGA-корпусе. Если учесть, что BGA - то ещё добро, которое не выносит серьёзных вибраций и перегревов после заморозки, то подойдёт только одна плисина в корпусе QFN от Lattice LCMXO2-256HC. Ей ещё надо разъём для программирования вывести, размером побольше неё раза в 2-3. А учитывая то, что бОльшая часть наших ПЛИСоводов зомбированы Xilinxами и Alteraми, то ничего выгодного по площади в таком варианте не намечается.

 

Исключение только в том случае, когда ПЛИС в любом случае стоит на плате. Как я понимаю, это и есть случай топикстартера. Но тогда возникает опасность, что эта самая ПЛИС сама безнадёжно загадит опору. Круг замыкается.

 

Так чем решение делитель на 5 (интегральный) + триггер не устраивает по площади?

[Шаманъ 1]

триггеры могут сброситься при включении с задержкой в такт и более относительно друг друга.

Да, на счет этого я не подумал. Когда-то на К500ИР141 такую штуку делал работала на 150 с чем-то МГц, но это регистр и со сбросом, понятно, там было все в порядке... А в tiny logic регистров нет :(.

 

Кстати в делителе на 5 "запрещенные" комбинации исправляются сами :) Так что можно и на tiny logic собрать - три D триггера и элемент ИЛИ-НЕ, и сбрасывать не нужно. :)

Изменено 26 июня, 2015 пользователем Шаманъ

[rloc 51]

Плисина сама места много занимает, если не в BGA-корпусе. Если учесть, что BGA - то ещё добро, которое не выносит серьёзных вибраций и перегревов после заморозки, то подойдёт только одна плисина в корпусе QFN от Lattice LCMXO2-256HC. Ей ещё надо разъём для программирования вывести, размером побольше неё раза в 2-3. А учитывая то, что бОльшая часть наших ПЛИСоводов зомбированы Xilinxами и Alteraми, то ничего выгодного по площади в таком варианте не намечается.

Исключение только в том случае, когда ПЛИС в любом случае стоит на плате. Как я понимаю, это и есть случай топикстартера. Но тогда возникает опасность, что эта самая ПЛИС сама безнадёжно загадит опору. Круг замыкается.

Стоп-стоп, кто много места занимает? Считаем: ксайлинкс qfn32 5x5 mm2 + резистивные делители вместо LDO + тинька 2x2 мм2 + четыре точки на плате под пружинный разъем для программирования 5x5 мм2 . Много? Признаюсь, мне больше BGA нравятся, надежней они, под QFN часто монтажники пасты перебарщивают (термальный пад), дело даже не в трафарете, микросхема поднимается и теряется контакт под ногами.

[soldat_shveyk 3]

Мне, как зомбированному Альтерой плисоводу, приглянулась вот такая CPLD : 5M40ZE64C4N.

Это QFP-64 корпус с 40 триггерами внутри размером 9x9 мм.

[VCO 0]

Стоп-стоп, кто много места занимает? Считаем: ксайлинкс qfn32 5x5 mm2 + резистивные делители вместо LDO + тинька 2x2 мм2 + четыре точки на плате под пружинный разъем для программирования 5x5 мм2 . Много?

А что, у Xilinx появился QFN32? Пока нету времени искать, прошу подсказать наименование такой ПЛИС.

Мне даже пришлось перезомбироваться с Xilinx на Lattice из-за отсутствия QFN-корпусов у первых.

Признаюсь, мне больше BGA нравятся, надежней они, под QFN часто монтажники пасты перебарщивают (термальный пад), дело даже не в трафарете, микросхема поднимается и теряется контакт под ногами.

У нас ситуация с точностью до наоборот: так как заказы штучные - паяем женскими ручками, BGA под запретом, в т.ч. по условиям эксплуатации. QFN - самые применимые корпуса, учитывая зомбирование ADI и Hittite. При ручном монтаже QFN никаких подобных проблем не возникает в принципе.

[rloc 51]

А что, у Xilinx появился QFN32?

Пара младших кристаллов из серии кулраннер-2.

[VCO 0]

Пара младших кристаллов из серии кулраннер-2.

Ха, как это я их пропустил? Подозреваю, что они в этом семействе не сразу появились, а "по многочисленным просьбам трудящихся".

Впрочем, не приходится жалеть, у аналогичных MXO2 ёмкость вроде как побольше будет, чем у вторых Кулраннеров, если не ошибаюсь.

[rloc 51]

Случайно попалась на глаза схема малошумящего делителя от Linear, для целей тактирования АЦП, с входной частотой до 1.5 ГГц. Также используют тиньку для стробирования. Подтверждаю тот факт, что на вход клока тиньки и аналогичных микросхем (других семейств это тоже касается, старых TTL в том числе) можно подавать частоту, многократно превышающую частоту переключения, при условии, что частоты по входу D и выходу Q не превышают спецификации, для семейства ULP-A - где-то на уровне 450-550 MHz при питании 3.3 В.

 

Clock Divider/Sine Wave 50 Ohm to CMOS Level Converter

[Шаманъ 1]

Раз уж здесь о делителях, то позволю воспользоваться темой для тематического вопроса :rolleyes:

 

Вопрос об использовании ADF4106 в качестве ДПКД (интересует Кд=24..119, Fin = 1.55..1.7ГГц).

 

Можно ли оценить худший вариант (в плане шума ДПКД) используя данные по Normalized Phase Noise Floor для всей м/с? Поясняю на примере - для ADF4106 этот параметр -219дБн/Гц. Используя формулы из датащита можно ожидать суммарного шума ФД+ДПКД+делитель опоры на интересующей меня частоте 60МГц в -219дБн/Гц+10log(60000000) = -141дБн/Гц, т.е. ДПКПД по отдельности, как я понимаю, не должен шуметь более этой цифры? Может у кого-нить есть практические данные по такому применению подобных м/с синтезаторов?

 

Подтверждаю тот факт, что на вход клока тиньки и аналогичных микросхем (других семейств это тоже касается, старых TTL в том числе) можно подавать частоту, многократно превышающую частоту переключения, при условии, что частоты по входу D и выходу Q не превышают спецификации

Т.е. делитель на два на 74АС74 подключенный на выход ДПКД на ADF4106 (см. выше) должен нормально запускаться? Вопрос возник, т.к. при таком использовании ADF4106 на выходе MUXOUT будут короткие импульсы длительностью 1/2 * 8/Fin (у нее ДПКД с прескалером на 8/9). В самом плохом случае у меня будет ширина импульса 2.3нс (с частотой 12..70МГц) :1111493779: . И не нахватаю ли я здесь шума?

 

Спасибо!

[Dr.Drew 4]

Если берете сигнал MUX, то выходной буфер все загадит. Ну, получите где-то 140 дБ по шумам. И еще, делитель работает, как прореживатель импульсов. Так что на выходе будут уж очень короткие импульсы с соответствующей энергетикой. Старые АДФ не имели фичи, а новые имеют - дополнительное деление частоты пополам триггером для получения меандра.

[Шаманъ 1]

Спасибо за ответ!

Если берете сигнал MUX, то выходной буфер все загадит. Ну, получите где-то 140 дБ по шумам.

Если это будет пол, то как-то многовато шума... Эх, а казалось решение так близко.

 

И еще, делитель работает, как прореживатель импульсов. Так что на выходе будут уж очень короткие импульсы с соответствующей энергетикой. Старые АДФ не имели фичи, а новые имеют - дополнительное деление частоты пополам триггером для получения меандра.

Да, я в курсе (там чуть более 2нс будет).

 

Как-то сразу не глянул в datasheet, оказывается выход MUX очень дохлый (100мкА ток), как оно вообще работать может с 2нс импульсами?..

 

Сваять тестовую плату и померять что ли?