[Aleksei_Rostov 0]

Приветствую!

Кто сталкивался, подскажите пжл. как правильно назначать пины для диф пар на ml605 board?

В проекте сигнал DDS хочу вывести на FMC разъем. В plan ahead назначаю пины, называю их диф парами, в ucf

NET "dac[0]" IOSTANDARD = LVDS_25;
NET "dac[1]" IOSTANDARD = LVDS_25;
NET "dac[2]" IOSTANDARD = LVDS_25;
NET "dac[3]" IOSTANDARD = LVDS_25;
NET "clk" IOSTANDARD = LVCMOS25;
NET "clk" DRIVE = 12;
NET "clk" SLEW = SLOW;
NET "clk" LOC = J9;
NET "dac[0]" LOC = T33;
NET "dac[1]" LOC = U33;
NET "dac[2]" LOC = V32;
NET "dac[3]" LOC = U31;

при сборке ошибка

 

ERROR:Pack:2908 - The I/O component "dac<3>" has an illegal IOSTANDARD value.

The IOB component is configured to use single-ended signaling and can not use

differential IOSTANDARD value LVDS_25. Two ways to rectify this issue are:

1) Change the IOSTANDARD value to a single-ended standard. 2) Correct the I/O

connectivity by instantiating a differential I/O buffer.

 

Как правильно развести выход DDS dac[3:0] на диф пары?

[Dimidrol 0]

А где вторая половина пары описана в UCF? (_p и _n) Ну и правильно пишут Correct the I/O connectivity by instantiating a differential I/O buffer.

[Aleksei_Rostov 0]

А где вторая половина пары описана в UCF? (_p и _n) Ну и правильно пишут Correct the I/O connectivity by instantiating a differential I/O buffer.

То есть в ucf прописать dac_n и dac_p констрейны, а сигнал топ модуля оставить dac?

Или single ended dac сигнал сигнал завести на obufgs и получить на выходе диф пары и в топ модуль выводить _n и _p?

 

Неужели нет возможности в топ модуль вывести только single ended сигнал, а в ucf указать что это дифпары?

Изменено 30 апреля, 2015 пользователем farbius

[alexadmin 0]

Неужели нет возможности в топ модуль вывести только single ended сигнал, а в ucf указать что это дифпары?

 

Это же Xilinx! :-) Все для фронта, все для победы людей.

[Dimidrol 0]

То есть в ucf прописать dac_n и dac_p констрейны, а сигнал топ модуля оставить dac?

Или single ended dac сигнал сигнал завести на obufgs и получить на выходе диф пары и в топ модуль выводить _n и _p?

 

Неужели нет возможности в топ модуль вывести только single ended сигнал, а в ucf указать что это дифпары?

 

Нужно прописать обе половины пары и в констрейнтах и в топлевеле. А в топлевеле нужно инстанциировать (i/o)bufds. И на сколько я знаю, по другому нельзя. И это логично. И очень удобно. Вроде в Альтере можно, но это тихий ужас.

[Aleksei_Rostov 0]

Нужно прописать обе половины пары и в констрейнтах и в топлевеле. А в топлевеле нужно инстанциировать (i/o)bufds. И на сколько я знаю, по другому нельзя. И это логично. И очень удобно. Вроде в Альтере можно, но это тихий ужас.

Спасибо, уже разобрался. Получаю диф пары с выходов obufg ,кот потом вывож у в топ модуль и на пины

[Dimidrol 0]

Спасибо, уже разобрался. Получаю диф пары с выходов obufg ,кот потом вывож у в топ модуль и на пины

 

OBUFG это что-то не то. Никак с него дифпару не получить. Наверно вы имели ввиду OBUFDS. Кстати Xilinx советует все буферы ввода-вывода помещать непосредственно в топлевел.