[one_man_show 0]

и какая будет польза от инструмента полезного, но недоступного по цене ?

Будет он доступным или нет, можно выяснить только посе того, когда параметры инструмента будут приняты.

 

зы: и таки согласен, если эта тема кому не нравится, не надо убирать из неё накопленную информацию - открывайте тогда новую

Ничего удалять и не сбирался.

[Tano 0]

Аудитория здесь очень разнообразная и сформировать единые требования с "народному...", как это не прискорбно, не получиться - потухнет всё в

спорах (отнюдь не технических).

Выход только один - взяться одному и не взирая ни на критику, сарказм, деструкцию вытянуть хотя бы один "приличный по сложности" модуль,

характерный для скопа. А потом ещё кто нибудь подключиться (уже не на целину). Но вероятность реализации такого сценария, к сожалению

очень мала.

 

[one_man_show 0]

Я попытался помочь, но похоже, распугал желающих что-то делать. А хотелось лишь попробовать воплотить слова Tano в дел: ограничить треп, выделить активных участников и способствовать плаинрованию проекта.

Подождем, может пока затишье из-за выходных. Очень надеюсь, что проект не заглохнет.

 

Tano, примите участие, Вы же профи

[Leka 0]

... "приличный по сложности" модуль, характерный для скопа.

На фиг! Даешь скоп за 30 коп!

Запустил 1GSPS на ПЛИС, пока в качестве логического пробника, теперь возьмусь за аналоговый вход (через встроенный в ПЛИС LVDS приемник).

[one_man_show 0]

Leka, результатами в каком-нибудь виде поделитесь здесь.

[Tano 0]

to one_man_show.

У меня две сдачи на носу, да и метрологию делать на коленке "не айс".

[Leka 0]

Leka, результатами в каком-нибудь виде поделитесь здесь.

Обязательно, часть исходников тоже выложу.

[rloc 51]

Да, абсолютно согласен, лишняя болтовня и философские размышления сильно мешают развитию темы. Те, кто хочет и может, следят за развитием и по мере возможности вступают в дискуссию. Но, в первую очередь тишина и порядок в этой теме более приоритетны, вместо пессимизма и мнимого поддержания темы.

 

Было дело, остановились на входной части осциллографа. Если говорить о бюджетности, то пока наиболее предпочтительным является АЦП HMCAD1511. Да, частота тактирования не такая высокая, 1 ГГц, но есть возможность гибкого масштабирования 1 - 2 - 4 канала, 1000 - 500 - 250 МГц. В будущем уже можно развить наработки в направлении 2 АЦП на 4 канала, или переходом на HMCAD1520 с масштабированием по разрядности, или выбором АЦП с более высокой частотой дискретизации TI (National Semiconductor). Достаточно гибким решением будет выделение всей аналоговой части в мезонинный модуль стандарта FMC HPC, по интерфейсу и разъему, не по размеру, что немного добавит цену, но в будущем можно легко модернизировать. Кстати, не обязательно ориентироваться на разъемы BNC, есть масса других, компактных и доступных.

И, так, есть частоты дискретизации 1000 - 500 - 250 МГц - немного, но подсознательно из каждой хотим выжать максимум, т.е. максимально близко к половинной частоте дискретизации, частоте Найквиста. Сложность здесь возникает на этапе определения типа фильтра, с одной стороны - из классических типа Баттерворта или Чебышева, крутизна фильтра высокая, но слишком высокий уровень колебаний ГВЗ, иными словами большие искажения формы сигнала из-за разных задержек гармоник сигнала, а с другой стороны - из нестандартных типа Бесселя и Гаусса, крутизна не высокая, но можно рассчитывать только на полосу ~10 % от частоты дискретизации. Китайцы достаточно смело идут по второму пути - выбирают частоту тактирования в диапазоне 2-4 ГГц при полосе 200-400 МГц и достаточно простых входных фильтрах, иногда - просто RC цепей, но при этом получают сильное удорожание в аналого-цифровом преобразовании и отсутствие сигнальной обработки, коррекции.

Чтобы было понятно о чем речь, приведу пример классического фильтра Чебышева-II 7-го порядка на полосу 350 МГц и срезом в районе 500 МГц для частоты тактирования 1 ГГц:

Колебания ГВЗ (задержки сигнала) составляют порядка 3 раз, необходимо корректировать. Аналоговыми способами коррекция на таких частотах достаточно сложна, а вот цифровыми способами - большой простор. Но для этого необходимо потратится немного более на FPGA (а куда сейчас без нее?) и вместо Spartan-6, что так любят ставить китайцы, да и не только они, взять Zynq-7020 или лучше Zynq-7030 и получить суммарный выигрыш по цене за счет более дешевых АЦП.

Раскрытие проблемы неравномерности ГВЗ мне очень понравилось в статье Peter J. Pupalaikis, перевод сотрудников Приста:

Групповая задержка и ее влияние на тестирование потоков последовательных данных

[khach 39]

Где можно достать референс- дизайн и схему для этой аппноты http://www.hittite.com/content/documents/p...pe_solution.pdf?

Похоже, это самое дешевое решение для двухгигасемплового слопа- две HMCAD1511 в интерливе за счет переворота фазы дифференциального клока на 180 градусов. Памят выборок- внутенняя Xilinx Spartan-6 (XC6SLX4-3) wo/Ext. Memory. Вот бы еще найти Hittite EasyStackTM FPGA Firmware stack

А еще существует конфеденциальный "Multi GHz Quantizer AEB309 - 2 x Interleaved ADC and I/Q T/H" нашел о нем опоминание только тут https://indico.cern.ch/event/185562/material/slides/0.pdf зато там видна разводка одноканального варианта без интерлива но с УВХ

[Leka 0]

Получил первую "осциллограмму" от "скопа за 30 коп" (компаратор внутри ПЛИС).

Сигнал - пачка из 5 импульсов 4нс с периодом 8нс (125МГц), с выхода ПЛИС на шину с большой емкостью. Развертка 80нс, 1Гвыб/сек, вывод в комп по UART.

Теперь надо будет собрать схему поаккуратнее, и померить/оценить параметры, на это время потребуется. Кое-что непонятно, разберусь - выложу алгоритм, схему, и тд.

--------------------------------------------------------------------------------
--------------------------------------------------------------------------------
--------------------------------------------------------------------------------
--------------------------------------------------------|-----------------------
--------------------------------------------------------|-----------------------
--------------------------------------------------------|-----------------------
-------------------------------------------------------||-----------------------
-------------------------------------------------------||-----------------------
-------------------------------------------------------||-----------------------
-------------------------------------------------------||-----------------------
-------------------------------------------------------||-----------------------
------------------------------------------------|------||-----------------------
------------------------------------------------|-----|||-----------------------
-----------------------------------------------||-----|||-----------------------
-----------------------------------------------||-----|||-----------------------
----------------------------------------|------||-----|||-----------------------
----------------------------------------|------||-----||||----------------------
---------------------------------------||-----|||----|||||----------------------
---------------------------------------||-----|||----|||||----------------------
---------------------------------------||-----|||----|||||----------------------
--------------------------------------|||-----||||---|||||----------------------
--------------------------------------|||----|||||---|||||----------------------
--------------------------------|-----||||---|||||---|||||----------------------
-------------------------------||-----||||---|||||--|||||||---------------------
-------------------------------||----|||||---|||||--|||||||---------------------
------------------------------|||----|||||--||||||--|||||||---------------------
------------------------|-----|||----|||||--|||||||-|||||||---------------------
------------------------|----|||||--||||||--|||||||-||||||||--------------------
-----------------------||----|||||--|||||||-||||||||||||||||--------------------
-----------------------|||---|||||--|||||||-||||||||||||||||--------------------
-----------------------|||--|||||||-||||||||||||||||||||||||--------------------
----------------------||||--|||||||-||||||||||||||||||||||||--------------------
----------------------|||||-|||||||||||||||||||||||||||||||||-------------------
---------------------||||||-|||||||||||||||||||||||||||||||||-------------------
---------------------|||||||||||||||||||||||||||||||||||||||||------------------
---------------------||||||||||||||||||||||||||||||||||||||||||-----------------
--------------------||||||||||||||||||||||||||||||||||||||||||||----------------
--------------------|||||||||||||||||||||||||||||||||||||||||||||---------------
--------------------||||||||||||||||||||||||||||||||||||||||||||||--------------

[VCucumber 0]

компаратор внутри ПЛИС

ну так там и 256 ног найдётся (с)

Изменено 5 апреля, 2015 пользователем Огурцов

[Leka 0]

Один компаратор(внутри ПЛИС) задействован в режиме стробоскопа.

Заняты 3 ноги ПЛИС на 1 аналоговый вход:

2 ноги - компаратор.

1 нога - управление опорным напряжением компаратора.

Из аналоговой обвязки - 1 внешний конденсатор для формирования опорного напряжения.

+1 нога - выход генератора сигнала,

+2 ноги - UART.

[VCucumber 0]

эээ, ну вы не поняли

задействуем дифференциальные цифровые входы, сколько там наберётся, 128 или 512

на плюсы - подаём входной сигнал, на минусы - напряжение с резистивного делителя из 64/256 резисторов

или кто-то возразит, что оно не будет работать ?

 

[Leka 0]

Цифровые входы и задействованы (LVDS). Но надо еще померить гистерезис...

Cвхода * 64 (или 256) = ??? Так что основной режим - стробоскоп, если важно разрешение по амплитуде.

А flash режим, если не больше 3 разрядов.

 

 

 

Предполагаю, что основное применение "скопа за 30 коп" - в качестве логического пробника с 1Гвыб/сек, а бонусом - наблюдение периодических аналоговых сигналов в режиме стробоскопа. Или в режиме flash при малой разрядности.

Изменено 5 апреля, 2015 пользователем Leka

[rloc 51]

Помнится разбирали здесь на форуме покупной логический анализатор, давно это было, не найду уже темы. В нем как раз и были задействованы дифф-входы FPGA как компараторы, инверсные были подключены к сериальному ЦАПу, а прямые - через делители, как в щупах осциллографов, с компенсацией входной емкости FPGA. И частота оцифровки была на тот момент достаточно высокая - 200 МГц, и диапазон входных сигналов - от -5 до +5 В при однополярном питании, если не ошибаюсь. Получается можно расширить функционал такого логического анализатора до многоканального строб-осциллографа (не знаю, как правильно назвать). Хорошая идея.