[Radius-e 0]

Доброго дня! Работаю в MG 7.9.2 в качестве схемного редактора - DC. Столкнулся с непонятной ситуацией - цепи питания иерархического блока и повторноиспользуемых блоков в какой то момент стали видны в схеме верхнего уровня. По схеме у меня блоки включены последовательно, а по факту все цепи питания запаралелились. В глобальных сигналах эти цепи отсутствуют. Пробовал вручную каждому соединению между блоками давать идивидуальное имя, в схеме они в свойствах называются правильно, но при компиляции опять назначается название из блока и в результате опять закоротка. Как можно пофиксить или обойти проблему?

 

Выяснились некоторые детали. Убрал соединеия между блоками - в CES все правильно отражено - сигналы, которые внутри блоков не видны, а после компиляции и прямой аннотации на плате та же картина - все блоки закорочены. В CES Expedition PCB опять таки правильно отражены.

[Radius-e 0]

Проблема решена! Оказалось, в иерархическом блоке в названии цепи не соответствовало названию ирархического коннектора. Случайно добавил подчеркивание при очередной правке блока, в название цепи GND, а поскольку эта цепь в следующем блоке шла на VDD, то эти цепи и закоротились, они как бы не ограничены иерахическим блоком. Осталось непонятным почему в CES и в ExpeditionPCB списки цепей отличались. Еще добавлю что кроме закоротки в иерархическом блоке, закорачивались цепи с названием VDD в повторноиспользуемом блоке, хотя там цепи соответствовали портам.