[rloc 43]

..да я не спорю, просто удивлюсь что люди делают что-то не правильно и это у них пользуется спросом.

з.ы.

цифры есть в приведённом pdf-нике.

Мне бы хорошо выборку сигнала с известными параметрами, ладно, попробуем сравнить:

 

у TI при входной частоте 230 МГц SNR = 72.5 дБ (73.4 дБ) и всего на 1 дБ хуже сигнала с частотой 10 МГц, видно можно еще повышать входную частоту.

у 4DSP уже при входной частоте 124 МГц SNR = 63.5 дБ и на 7 дБ хуже сигнала с частотой 11 МГц

 

Для FMC168/FMC164/FMC162 заявлена полоса 250 МГц, где данные? Страшно показывать? И тем цифрам, что привели слабо верю, больше доверяю своим вычислениям. Часто сталкиваюсь с некорректным вычислением SNR. А где SINAD? Он бывает на 10 дБ хуже SNR и не менее важен. По микросхемам Analog Devices, что применяет у себя 4DSP, весь форум поддержки соответствующей фирмы завален вопросами. Нет у меня доверия к этой фирме.

[VCO 0]

Конечно не "усиливать" ), сразу поправим, менять сопротивление

Ну да, термин неподходящий, правильнее - изменять амплитуду сигнала по напряжению.

, как и балуны в том виде, в каком они обычно встречаются без гальванической развязки. Есть балуны с трансформацией сопротивления 16:1.

А 1:16 есть? Да, и про гальваническую развязку Вы совершенно уместно упомянули, она в теме самое к месту.

[rloc 43]

а есть где подсмотреть реализацию?

Попробую составить примерный вариант:

 

Вход -> аттенюатор на 1..3 дБ -> пара встречных диодов Шоттки -> усилитель RFMD SGA4486 -> делитель 1:4 Minicircuits SCA-4-10 -> линии передачи на отдельном внутреннем экранированном слое -> балуны типа Murata DXW21B -> вход clk АЦП

 

Краткие пояснения: аттенюатор с диодами ограничит входную мощность до уровня 2-3 дБм, усилитель раскачает сигнал до 16-17 дБм (на 2-3 дБ больше, чем обычно пишут в строке P1db, с легким ограничением), и с учетом потерь в делителе, на один канал АЦП получится 9-10 дБм или порядка 1 В амплитуды (2В p-p), что в большинстве случаев хватает. Если качество входного сигнала не известно, то вместо аттенюатора желательно поставить простой полосовой LC фильтр для снижения широкополосного шума.

 

А 1:16 есть?

Гванелла именно с такого начинал:

https://yadi.sk/i/naWL-bVDf2hSX

[kappafrom 0]

Попробую составить примерный вариант:

 

Вход -> аттенюатор на 1..3 дБ -> пара встречных диодов Шоттки -> усилитель RFMD SGA4486 -> делитель 1:4 Minicircuits SCA-4-10 -> линии передачи на отдельном внутреннем экранированном слое -> балуны типа Murata DXW21B -> вход clk АЦП

что-то сложная и малопонятная мне по матчасти схема получается.

в начале был еще вариант с CMOS логикой LittleLogic или TinyLogic, где "шумы на уровне -175 dBc/Hz и фликкер небольшой", может быть такой вариант будет доступнее для понимания..

[Lmx2315 2]

что-то сложная и малопонятная мне по матчасти схема получается.

схема вполне понятная если у вас есть источник чистого клока он в виде синглъэнда проходит ограничитель на диодах,усилитель, пассивный разветвитель и переходит , непосредственно перед АЦП, в дифференциальный вид с помощью балуна.

[rloc 43]

что-то сложная и малопонятная мне по матчасти схема получается.

Или не хотите понимать. Пусть вышестоящее руководство даст указания, как нужно делать.

 

в начале был еще вариант с CMOS логикой LittleLogic или TinyLogic, где "шумы на уровне -175 dBc/Hz и фликкер небольшой", может быть такой вариант будет доступнее для понимания..

Схема на первый взгляд выглядит проще - берется несколько логических буферов типа NC7SZU04 или NC7SVU04 и объединяются по входам, но надо учитывать, что растет суммарная входная емкость и ее необходимо согласовывать с 50-ой линией. Выход не желательно напрямую подключать к 50-ой линии, возможно резистор придется поставить небольшой последовательно. И такая схема требует большого размаха входного напряжения, где-то 5...10 дБм, поскольку сами элементы на частотах ~100 МГц имеют небольшое усиление. В предыдущем варианте диапазон входного напряжения может быть в более широком диапазоне - от -5 дБм до 10 дБм.

 

Собирайте макеты и экспериментируйте.

 

P.S. Есть оказывается малошумящий PECL, Hittite как всегда отличается своей проворностью и умением делать эксклюзивные вещи - HMC987LP5E, но пока не понятна дальнейшая судьба продукции этой фирмы в целом.

[VCO 0]

P.S. Есть оказывается малошумящий PECL, Hittite как всегда отличается своей проворностью и умением делать эксклюзивные вещи - HMC987LP5E, но пока не понятна дальнейшая судьба продукции этой фирмы в целом.

Я уже делился своими сомнениями вслед за ledumом. Нечто подобное было с заводом, на котором раньше работал: купили конкурента по-дешёвке, выжали как тряпку, отбив бабки, и уничтожили. Тут вроде капитал посерьёзнее, но учитывая цену на микросхемы HMC, деньги вернут быстро. Но все конкурирующие аналоги AD скорее всего свернут. Я бы не полагался на их продукцию, сейчас перелопачиваю несколько разработок, из которых выкинул все перестраиваемые фильтры. Также ухожу от HMC70X, нарвавшись на глюкавость HMC700. Чую нутром - сливают их...

[kappafrom 0]

Попробую составить примерный вариант:

 

Вход -> аттенюатор на 1..3 дБ -> пара встречных диодов Шоттки -> усилитель RFMD SGA4486 -> делитель 1:4 Minicircuits SCA-4-10 -> линии передачи на отдельном внутреннем экранированном слое -> балуны типа Murata DXW21B -> вход clk АЦП

 

Краткие пояснения: аттенюатор с диодами ограничит входную мощность до уровня 2-3 дБм, усилитель раскачает сигнал до 16-17 дБм (на 2-3 дБ больше, чем обычно пишут в строке P1db, с легким ограничением), и с учетом потерь в делителе, на один канал АЦП получится 9-10 дБм или порядка 1 В амплитуды (2В p-p), что в большинстве случаев хватает. Если качество входного сигнала не известно, то вместо аттенюатора желательно поставить простой полосовой LC фильтр для снижения широкополосного шума.

1. предполагается система из нескольких плат, на каждой плате по ацп, источник клока на материнской плате можно и нужно тоже выбрать

2. не понятно зачем сигнал ослаблять, а потом усиливать?

3. все-таки в чем "фишка" SiGe усилителя? это борьба за вертикальный фронт клока и малый шум?

4. балуны вх/вых импеданс 75 Ом, нужно 50, если я правильно понимаю

[VCO 0]

1. предполагается система из нескольких плат, на каждой плате по ацп, источник клока на материнской плате можно и нужно тоже выбрать

Тяжёлый случай. Скорее всего придётся чистить каждый источник клока на каждой плате непосредственно перед АЦП.

Но могу и ошибаться - слишком мало исходных данных...

[kappafrom 0]

Скорее всего придётся чистить каждый источник клока на каждой плате непосредственно перед АЦП.

а чем клок чистить?

[VCO 0]

а чем клок чистить?

Скорее всего ФАПЧ с VCXO или хорошим узкополосным ГУНом, коих предостаточно делают Mini-Circuits.

Микросхемы ФАПЧ со встроенным ГУНом тоже могут подойти, но там уровень ПСС будет много выше.

[silantis 0]

2. не понятно зачем сигнал ослаблять, а потом усиливать?

тоже интересно

Изменено 12 марта, 2015 пользователем silantis

[rloc 43]

2. не понятно зачем сигнал ослаблять, а потом усиливать?

Выше писал про встречные диоды, ограничивающие мощность и делающие клиппированный синус (положительный момент). При ограничении на диодах возникает отраженная волна, аттенюатор ее частично гасит. Аттенюатор еще нужен, чтобы не вводить усилитель в глубокое насыщение, что может плохо сказаться на шумах. У приведенного усилителя максимальная выходная мощность в районе 15 дБм и усиление в районе 20 дБ, а подаем 2-3 дБм - уже будет ограничение.

 

3. все-таки в чем "фишка" SiGe усилителя? это борьба за вертикальный фронт клока и малый шум?

Малый шум в дальней зоне и при ближних отстройках (фликкер-шум).

 

4. балуны вх/вых импеданс 75 Ом, нужно 50, если я правильно понимаю

Не столь важно, это волновое сопротивление, которое имеет значение на более высоких частотах. Чаще востребованы балуны 50/100 Ом, но ввиду эксклюзивности и не такой широкой доступности, не рекомендую. Также можно поставить 50/50 Ом, разницы никакой, что удобнее.

 

Тяжёлый случай. Скорее всего придётся чистить каждый источник клока на каждой плате непосредственно перед АЦП.

Не логично получается - закладывать заведомо плохой вариант раздачи тактов, чтобы потом чистить. Жесткие/полужесткие коаксиальные кабели - единственно правильное решение.

[VCO 0]

Не логично получается - закладывать заведомо плохой вариант раздачи тактов, чтобы потом чистить. Жесткие/полужесткие коаксиальные кабели - единственно правильное решение.

Может cтаться, что при такой архитектуре не получится сохранить чистый клок (несколько АЦП+общая материнка с тактовым сигналом непонятно какого происхождения), поэтому локальная чистка может оказаться более эффективной. А вообще, я уже говорил, что слишком мало исходных данных для какой-то конкретики...

[rloc 43]

С источником несколько проще - отфильтровать не так накладно, пусть даже ФАПЧ с VCXO. А потребителей то больше. По печатной плате раздать клок с хорошей ЭМС можно в исключительно редких случаях, когда сигнал передается во внутреннем экранированном слое, а в других слоях при этом, по пути прохождения, нет никаких других сигналов, тем более цифровых. Взаимное влияние может быть через земляные переходные отверстия, которые так любят многие ставить вдоль прохождения сигнала. Конструктивно сложно, почти невозможно, пространственно разнести тактовый и цифровые сигналы на многослойной ПП в концепции автора. Автор сам загоняет себя в ловушку. Мало того, что по объединительной плате сложно доставить клок, потом его надо доставить до АЦП внутри каждого модуля, аналоговая часть которого должна быть диаметрально противоположна цифровой, значит клок опять нужно ухищряться тянуть между паутиной цифровых.

 

P.S. Почему я делаю акцент на тактовом сигнале? Потому что каждый раз вижу одну и ту же картину, постоянно одни грабли, они годами не исправляются, каждый раз заказчику приходится идти навстречу исполнителю и занижать характеристики в ТЗ. С точки зрения аналогового сигнала, обращаюсь к названию темы, автор думает серьезно: экранировать ли аналоговую часть, даже отдельно каждый канал, все элементы поближе к АЦП, сигнал заводится коаксиальным кабелем, а как же с тактовым, опять про него забыли?